0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

用生成式AI设计芯片—解读时序图

冬至子 来源:EETOP 作者:jackzhang 2023-11-29 14:48 次阅读

生成式人工智能已经在各个行业掀起波澜,其潜力不断扩大。

所以我们今天再为大家介绍一个实例。比如在其众多应用中,一个特别有趣的领域是生成式AI 解释数字设计波形并在调试过程中充当硬件工程师辅助的能力。

在本文中,我们将探讨这项技术带来的令人着迷的可能性及其对芯片开发领域的影响。

实验 2:解释设计波形

这个实验展示了生成式人工智能识别数据模式和趋势的能力,并彻底改变了我们理解波形和与波形交互的方式。在本实验中,Google 的生成式 AI 模型 – BARD 用于通过查看示例波形来生成符合 AMBA APB 协议的系统中写入传输的解释 。

图片

具有等待状态的写传输

生成的解释(进行调整以使其语言具有包容性):

图中的波形显示以下信号

TCLK:APB3 时钟信号。

PADDR:APB3 地址总线。

PWRITE:APB3 写信号。

PSEL:APB3片选信号。

PENABLE:APB3 使能信号。

PWDATA:APB3 写数据总线。

PREADY:APB3 就绪信号。

数据 1:正在写入 APB3 完成器器件的数据。

波形显示以下行为:

在时间 T1,PWRITE 信号变高,PADDR 总线由要写入的 APB3 完成器器件的地址驱动。

在时间 T2,PSEL 信号变高。这表明 APB3 发起方已准备好将数据传输到完成方设备。

在时间 T3,PENABLE 信号变高。这表明 APB3 启动器已准备好驱动 PWDATA 总线。

在时间 T4,PREADY 信号变高。这表明 APB3 完成器器件已准备好接收 PWDATA 总线上的数据。

在时间 T5,PWRITE 信号变低。这表明 APB3 发起方已完成向完成方设备传输数据。

PSEL 和 PENABLE 信号保持高电平,直到 APB3 完成器器件完成数据处理。

未来会是什么样子 – GenAI 支持的调试器 Copilot

生成式人工智能最令人兴奋的应用之一是它有可能在调试过程中成为开发人员的强力助手。波形是硬件设计中复杂系统的命脉。

由生成式 AI 提供支持的调试器可以剖析波形、识别异常并关联模式,这使其成为寻求理解复杂设计行为的工程师的宝贵工具。

开发调试器 Copilot 的挑战

虽然由生成式人工智能驱动的调试器副驾驶的前景很诱人,但仍有一些挑战需要解决。人工智能解释的准确性和可靠性至关重要。我们必须确保人工智能的见解是值得信赖的,而不仅仅是算法生成的响应。

此外,隐私和数据安全问题也很重要。在调试过程中处理敏感信息需要一个强大的框架来保护数据完整性。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 人工智能
    +关注

    关注

    1776

    文章

    43906

    浏览量

    230647
  • AMBA
    +关注

    关注

    0

    文章

    67

    浏览量

    14812
  • 调试器
    +关注

    关注

    1

    文章

    288

    浏览量

    23416
  • AI芯片
    +关注

    关注

    17

    文章

    1657

    浏览量

    34407
  • 生成式AI
    +关注

    关注

    0

    文章

    356

    浏览量

    224
收藏 人收藏

    评论

    相关推荐

    生成AI商业进程加速,将带动芯片需求增长

    电子发烧友网报道(文/李弯弯)近日,德勤发布最新报告指出,生成式人工智能(GAI)会从商界热议的概念转变为重塑行业的现实。这将对算力产生很大的需求,从而拉动对生成AI芯片的需求。预计
    的头像 发表于 01-30 00:47 3228次阅读

    安霸发布全新N1系列生成AI芯片

    安霸在CES 2024上发布了全新的N1系列生成AI芯片,这是一款专门为前端设备设计的芯片,支持本地运行大型语言模型(LLM)应用。其单颗SoC能够支持1至340亿参数的多模态大模型
    的头像 发表于 01-09 15:32 689次阅读

    安谋科技赵永超:生成AI加速落地,行业应用创新从“芯”突破

    又到岁末年初时,电子发烧友网策划《2024半导体产业展望》专题,收到了数十位国内外半导体创新领袖企业高管的前瞻观点。此次电子发烧友网特别采访了安谋科技智能物联及汽车业务线负责人赵永超,解读当下生成
    的头像 发表于 12-26 14:32 700次阅读
    安谋科技赵永超:<b class='flag-5'>生成</b>式<b class='flag-5'>AI</b>加速落地,行业应用创新从“芯”突破

    生成AI技术的应用前景

    生成AI(人工智能)与我们熟知的 AI 有何不同?这篇文章将为我们一探究竟!
    的头像 发表于 11-29 12:20 698次阅读

    #芯片 #AI 世界最强AI芯片H200性能大揭秘!

    芯片AI
    深圳市浮思特科技有限公司
    发布于 :2023年11月15日 15:54:37

    利用 NVIDIA Jetson 实现生成AI

    近日,NVIDIA 发布了 Jetson 生成AI 实验室(Jetson Generative AI Lab),使开发者能够通过 NVIDIA Jetson 边缘设备在现实世界中探索生成
    的头像 发表于 11-07 21:25 492次阅读
    利用 NVIDIA Jetson 实现<b class='flag-5'>生成</b>式 <b class='flag-5'>AI</b>

    生成AI设计芯片解读时序

    在其众多应用中,一个特别有趣的领域是生成AI 解释数字设计波形并在调试过程中充当硬件工程师辅助的能力。
    的头像 发表于 11-07 15:42 534次阅读
    用<b class='flag-5'>生成</b>式<b class='flag-5'>AI</b>设计<b class='flag-5'>芯片</b>:<b class='flag-5'>解读</b><b class='flag-5'>时序</b>图

    硅谷:设计师利用生成AI 辅助芯片设计

    芯片工程师展示了一个高度专业化的行业如何使用 NVIDIA NeMo 来定制大语言模型,以获得竞争优势。 10 月 31 日,NVIDIA 发布的一篇研究论文描述了生成AI 如何助力芯片
    的头像 发表于 11-01 20:25 263次阅读
    硅谷:设计师利用<b class='flag-5'>生成</b>式 <b class='flag-5'>AI</b> 辅助<b class='flag-5'>芯片</b>设计

    硅谷:设计师利用生成AI 辅助芯片设计

    芯片工程师展示了一个高度专业化的行业如何使用 NVIDIA NeMo 来定制大语言模型,以获得竞争优势。     10 月 31 日,NVIDIA       发布的一篇研究论文描述了生成AI
    发表于 11-01 14:45 172次阅读
    硅谷:设计师利用<b class='flag-5'>生成</b>式 <b class='flag-5'>AI</b> 辅助<b class='flag-5'>芯片</b>设计

    做好准备,拥抱生成AI 的世界

    生成AI 的时代已经来临。从 2022 年 到 2024 年,生成AI 的采用率将增长近两倍。在未来两到三年内,对生成
    的头像 发表于 08-24 18:15 383次阅读
    做好准备,拥抱<b class='flag-5'>生成</b>式 <b class='flag-5'>AI</b> 的世界

    虹软图像深度恢复技术与生成AI的创新 生成AI助力

    当前,生成式人工智能(AI)技术的快速发展令人瞩目。它能够理解人类的描述,并在短时间内生成逼真的图像和视频。在生成AI的应用中,图像深度信
    发表于 06-21 09:06 309次阅读

    国产生成AI,不能仅仅看向前方#生成AI #信息无障碍

    AI
    脑极体
    发布于 :2023年06月15日 19:06:36

    什么是生成AI生成AI的四大优势

    生成AI是一种特定类型的AI,专注于生成新内容,如文本、图像和音乐。这些系统在大型数据集上进行训练,并使用机器学习算法生成与训练数据相似的
    发表于 05-29 14:12 2766次阅读

    FPGA静态时序分析简单解读

    任何学FPGA的人都跑不掉的一个问题就是进行静态时序分析。静态时序分析的公式,老实说很晦涩,而且总能看到不同的版本,内容又不那么一致,为了彻底解决这个问题,我研究了一天,终于找到了一种很简单的解读办法,可以看透它的本质,而且不需
    的头像 发表于 05-29 10:24 382次阅读
    FPGA静态<b class='flag-5'>时序</b>分析简单<b class='flag-5'>解读</b>

    生成AI,可以设计芯片

    百闻不如一试,目前PaLM 2已经在谷歌的Bard平台上线开放公测,因此我们也尝试使用Bard去体会了一把PaLM 2生成Verilog代码的能力。在试验中,我们让Bard生成了两段代码,一段代码是生成一个FIFO(数字电路中最
    的头像 发表于 05-25 10:43 590次阅读
    <b class='flag-5'>生成</b>式<b class='flag-5'>AI</b>,可以设计<b class='flag-5'>芯片</b>了