0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

硅基复合衬底上分子束外延HgTe/CdTe超晶格结构材料工艺研究

MEMS 来源:MEMS 2023-09-26 09:18 次阅读

碲镉汞材料具有截止波长在红外波段内可调节、光学吸收系数高、量子效率高等特点,是重要的红外探测器应用材料之一。近年来分子束外延生长碲镉汞技术的快速发展,使用分子束外延制备高性能、多色红外焦平面列阵探测器引起了人们的广泛关注。为了满足高性能、双多色红外焦平面器件制备的要求,需要对碲镉汞p型掺杂与激活进行专项研究。使用分子束外延方法直接在碲镉汞工艺中进行掺杂,As很难占据Te位,一般作为间隙原子或者占据金属位,因此原生的碲镉汞常表现为n型导电。只有经过高温激活,将As原子激活至非金属位(Te原子位置),才能起到受主的作用,使碲镉汞材料表现为p型导电。

据麦姆斯咨询报道,近期,华北光电技术研究所和重庆嘉陵华光光电科技有限公司的科研团队在《激光与红外》期刊上发表了以“分子束外延HgTe/CdTe超晶格工艺研究”为主题的文章。该文章第一作者为高达。

本文报道了分子束外延生长HgTe/CdTe超晶格结构相关技术。采用HgTe/CdTe超晶格结构进行As掺杂是降低As掺杂元素激活温度的技术路径之一。

实验方案

传统的As掺杂激活方式为采用350℃以上的高温、在汞饱和条件下对碲镉汞材料进行退火,易引起碲镉汞表面状态恶化,从而影响后续器件性能;其次,高温退火会引起材料内原子剧烈的互扩散,使具有复杂结构设计的多层异质外延碲镉汞材料失效。如图1所示,原位掺杂的异质结结构p-on-n材料在经过400℃ 1小时激活退火后,异质结结构发生明显的互扩散,异质结结构对碲镉汞探测器性能提升的作用势必降低。在双色的nPn结构中,这种高温激活引起的互扩散将导致串音等问题。因此如何在更低温度下激活AS掺杂的碲镉汞材料是碲镉汞材料技术领域研究的热点之一。

8e5a44ce-5bbd-11ee-939d-92fbcf53809c.jpg

图1 SIMS表征退火前后碲镉汞组分分布

使用HgTe/CdTe超晶格结构进行As掺杂是降低As掺杂元素激活温度的技术路径之一。传统的使用分子束外延方式直接在碲镉汞工艺中进行As掺杂,As占据Hg位从而使材料呈n型,需要对材料进行高温(350℃以上)热处理将As激活至Te位从而使碲镉汞材料呈p型,本文采用的HgTe/CdTe超晶格结构材料在CdTe层间开启As束流与Hg束流进行掺杂,保证As直接与Hg结合占据Te位,使材料呈p型。降低As掺杂激活需要的温度。但是由于HgTe、CdTe两种材料生长条件有较大的差异,本文将开发合适的生长工艺参数完成HgTe/CdTe超晶格材料生长,并实现As掺杂材料在低温下的激活。

结构设计

具有HgTe/CdTe超晶格结构As掺杂碲镉汞材料的结构如图2所示,在衬底上首先生长原位In掺杂的n型碲镉汞材料作为吸收层,再生长同组分的非掺杂阻挡层尽可能抑制掺杂元素互扩散,再生长超晶格结构,同时进行原位As掺杂,最后依次生长非掺杂碲镉汞层和碲化镉钝化层。

8e606afc-5bbd-11ee-939d-92fbcf53809c.jpg

图2 原位掺杂HgTe/CdTe超晶格结构

为了表征HgTe/CdTe超晶格结构生长参数控制精度、HgTe/CdTe超晶格结构原位掺杂及低温激活效果,本文研究了在硅基复合衬底上直接进行HgTe/CdTe超晶格的材料工艺。设计硅基HgTe/CdTe超晶格材料的结构如图3所示,在硅基复合衬底上直接生长HgTe/CdTe超晶格材料。其中CdTe层4 nm,HgTe层6nm,在CdTe层生长中间掺杂一原子单层的As元素。总共生长300个周期。

8e647746-5bbd-11ee-939d-92fbcf53809c.jpg

图3 硅基HgTe/CdTe超晶格结构

温度控制

温度控制是硅基复合衬底上分子束外延碲镉汞超晶格材料的难点之一:1.随着碲镉汞材料生长,材料吸热系数增加,需要实时调整设定温度保证碲镉汞外延温度稳定;2.碲镉汞材料对温度较为敏感,±2℃以上的温度偏差即对材料质量造成影响。因此,我们主要用红外测温仪(测温范围为100~300℃)实时监控衬底温度,利用铟(熔点156℃)校准红外测温仪,保证超晶格材料生长温度控制的稳定性。

HgTe/CdTe超晶格工艺参数设计

分子束外延HgTe/CdTe超晶格材料工艺中,HgTe、CdTe超晶格两种材料最优的生长温度相差100℃之上,且每一层材料生长时间只有几十秒,材料生长温度无法快速调整。因此需要生长参数平衡点来保证HgTe、CdTe两种材料均能获得较高的晶体质量。我们采用的工艺方案是生长温度采用适合HgTe材料生长的温度,用降低生长速率的方式提高低温下CdTe材料的生长质量。

实验结果及分析

采用X射线双晶摇摆曲线表征HgTe/CdTe超晶格材料晶体质量。衍射图像显示有两个峰,位于-227″处的峰值强度较低,为CdTe复合衬底材料衍射曲线。另一个峰位于-2″,为HgTe/CdTe超晶格材料衍射曲线,双晶衍射半峰宽为155″。这表明超晶格质量良好,与在硅基复合衬底上外延的同厚度的碲镉汞材料双晶衍射半峰宽相当。

8e72a6a4-5bbd-11ee-939d-92fbcf53809c.jpg

图4 HgTe/CdTe超晶格结构XRD衍射图像

采用透射电镜表征HgTe/CdTe超晶格材料结构。如图5所示,4 nm CdTe/6 nm HgTe超晶格结构在透射电镜下清晰可见,材料参数控制精确。使用FTIR表征碲镉汞红外透过曲线,原生片表现为在长波波段出现吸收,这是因为HgTe、CdTe界面不陡峭,有少量互扩散产生。250℃ 72h汞饱和退火后,超晶格结构充分扩散,得到的碲镉汞材料组分为0.3834,厚度为2.9μm。与超晶格材料参数设计值相当,表明材料参数控制良好。

8e832236-5bbd-11ee-939d-92fbcf53809c.jpg

图5 HgTe/CdTe样品TEM图像

8e8cd4ca-5bbd-11ee-939d-92fbcf53809c.jpg

图6 HgTe/CdTe样品红外透过曲线图像

使用Hall测试250℃ 72h汞饱和退火后的超晶格结构材料,测试结果显示77 K下材料呈p型,p型浓度2.67×10¹⁶cm⁻³,迁移率73.3 cm²/Vs。退火过程中采用汞饱和的退火条件,排除汞空位引起的p型,说明As掺杂超晶格结构的p型由As元素引起。表明掺杂的As元素在250℃即被激活,HgTe/CdTe超晶格材料As掺杂工艺达到设计目的。

图7使用SIMS表征了HgTe/CdTe超晶格材料As掺杂浓度,掺杂浓度约为3×10¹⁷ cm⁻³,比Hall测试得到的p型浓度高出一个量级,导致这个问题原因可能是:部分As元素仍然处在间隙位、汞饱和退火后材料中施主对材料Hall测试结果产生影响。

8ea0bd14-5bbd-11ee-939d-92fbcf53809c.jpg

图7 SIMS表征HgTe/CdTe超晶格结构As浓度

结论

本文报道了在硅基复合衬底上分子束外延HgTe/CdTe超晶格结构材料工艺研究。成功开发了在硅基复合衬底上外延HgTe/CdTe超晶格结构材料的工艺,材料质量良好,材料参数达到预期水平。使用Hall测试250℃ 72 h汞饱和退火后的超晶格结构材料,测试结果显示77 K下材料呈p型,p型浓度2.67×10¹⁶cm⁻³,迁移率73.3 cm²/Vs。掺杂的As元素在250℃即被激活,HgTe/CdTe超晶格材料As掺杂工艺达到设计目的。

审核编辑:彭菁

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 探测器
    +关注

    关注

    14

    文章

    2440

    浏览量

    72069
  • 测温仪
    +关注

    关注

    5

    文章

    373

    浏览量

    28116
  • 晶格
    +关注

    关注

    0

    文章

    88

    浏览量

    9117

原文标题:分子束外延HgTe/CdTe超晶格工艺研究

文章出处:【微信号:MEMSensor,微信公众号:MEMS】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    半导体制造之外延工艺详解

    外延工艺是指在衬底上生长完全排列有序的单晶体层的工艺。一般来讲,外延工艺是在单晶
    的头像 发表于 02-13 14:35 1.1w次阅读

    13um应变补偿多量子阱SLD台面制作工艺研究

    13um应变补偿多量子阱SLD台面制作工艺研究台面制作工艺对1?3μm应变补偿多量子阱SLD 的器件性能有重要的影响。根据外延结构,分析比
    发表于 10-06 09:52

    新型Al_2O_3/BCB多层薄膜复合介质材料的传输线损耗特性

    多层薄膜复合结构衬底,利用Al2O3高介电常数的优点和BCB薄膜工艺制备厚度的灵活性实现了低传输损耗。本研究采用与CMOS相兼容的半导体制
    发表于 04-24 09:02

    常见几种SOI衬底及隔离的介绍

    SOI(Silicon-On-Insulator,绝缘衬底)技术是在顶层和背衬底之间引入了一层埋氧化层。通过在绝缘体
    发表于 01-12 10:47

    简述LED衬底技术

    ,这个基板转换过程会涉及到另一种工艺,良率也存在一定问题。所以目前我们主要是以蓝宝石材料为主,该技术已经发展得比较久也非常成熟。  衬底的技术很早就在
    发表于 03-15 10:20

    CMOS工艺一般都是用P衬底而不是N衬底?两者有什么区别啊?

    用本征材料制作PNP管要容易很多。某种半导体生产工艺的诞生并不是一天就可以达到尽善尽美的,需要通过大量试验和经验积累。早期生产的场效应管大部分是结型场效应管,这种结型场效应管在结构
    发表于 05-22 09:38

    氮化镓在大功率LED的研发及产业化

    ?是提高性能和降低价值。衬底倒装波LED芯片,效率会更高、工艺会更好。6英寸衬底氮化镓
    发表于 01-24 16:08

    表面MEMS加工技术的关键工艺

    表面MEMS加工技术是在集成电路平面工艺基础发展起来的一种MEMS工艺技术,它利用平面上不同材料
    发表于 11-05 15:42

    -直接键合技术的应用

    -直接键合技术主要应用于SOI、MEMS和大功率器件,按照结构又可以分为两大类:一类是键合衬底材料,包括用于高频、抗辐射和VSIL的SO
    发表于 11-23 11:05

    新型材料的发展前景怎么样

    波长的周期性单元结构。该单元结构如同传统材料的原子和分子,通过空间组合,可表现出新的电磁特性和功能。
    发表于 05-28 07:01

    硅基GaN蓝光LED外延材料转移前后性能

    利用外延片焊接技术,把Si(111)衬底上生长的GaN蓝光LED外延材料压焊到新的Si衬底上.在去除原Si
    发表于 04-14 13:29 29次下载

    在硅衬底砷化镓量子点激光器中电泵激1.3μm砷化铟的材料生长工艺

    研究人员将n型衬底作为分子外延固体源(图1)。首先将腔室加热至950℃进行5分钟的基底退火,然后通过生长一系列三层300nm GaAs层结构
    的头像 发表于 05-23 16:51 4431次阅读
    在硅<b class='flag-5'>衬底</b>砷化镓量子点激光器中电泵激1.3μm砷化铟的<b class='flag-5'>材料</b>生长<b class='flag-5'>工艺</b>

    分子外延(MBE)工艺及设备原理介绍

    分子外延(Molecular beam epitaxy,MBE)是一种在超高真空状态下,进行材料外延技术,下图为分子
    的头像 发表于 01-15 18:12 1547次阅读
    <b class='flag-5'>分子</b>束<b class='flag-5'>外延</b>(MBE)<b class='flag-5'>工艺</b>及设备原理介绍

    半导体衬底外延有什么区别?

    衬底(substrate)是由半导体单晶材料制造而成的晶圆片,衬底可以直接进入晶圆制造环节生产半导体器件,也可以进行外延工艺加工生产
    发表于 03-08 11:07 392次阅读
    半导体<b class='flag-5'>衬底</b>和<b class='flag-5'>外延</b>有什么区别?

    异质外延衬底的要求是什么?

    异质外延是一种先进的晶体生长技术,它指的是在一个特定的衬底材料上生长出与衬底材料具有不同晶体结构
    的头像 发表于 04-17 09:39 129次阅读
    异质<b class='flag-5'>外延</b>对<b class='flag-5'>衬底</b>的要求是什么?