0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

LVDS差分信号技术质量初勘

冬至子 来源:11号芯路 作者:Eleven 2023-10-02 16:44 次阅读

LVDS是一种低摆幅的差分信号技术,它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输,其低压幅和低电流驱动输出实现了低噪声和低功耗。

LVDSB是一种高速点到点应用通信标准,比如M-LVDS(多点LVDS)则是一种面向多点应用的类似标准。LVDS和M-LVDS同时提供远距离数字接口,通过电气互连实现串行通信。

1、差分信号

就是驱动端发送两个等值、反相的信号,接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。

2、差分信号和普通的单端信号走线相比,最明显的优势体现在以下三个方面:

A、抗干扰能力强,因为两根差分走线之间的耦合很好,当外界存在噪声干扰时,几乎是同时被耦合到两条线上,而接收端关心的只是两信号的差值,所以外界的共模噪声可以被完全抵消;

B、能有效抑制EMI,同样的道理,由于两根信号的极性相反,他们对外辐射的电磁场可以相互抵消,耦合的越紧密,泄放到外界的电磁能量越少;

C、时序定位精确,由于差分信号的开关变化是位于两个信号的交点,而不像普通单端信号依靠高低两个阈值电压判断,因而受工艺,温度的影响小,能降低时序上的误差,同时也更适合于低幅度信号的电路

3、测试要求

A、差分信号的模拟带宽取决于信号的边沿时间,不等于信号的比特速率,一般都比信号的比特速率高的多,比如480Mbps的信号的带宽可能高达1GHz。所以选择示波器时需要注意信号的带宽要求。在进行眼图测试的时候,要求示波器有相应的眼图模板;

B、应该尽量采用差分探头,对于在线测试,要求示波器的探头为高阻输入。由于LVDS信号的速率一般比较高,应当选择寄生电容比较低的示波器探头的型号;

C、可以采用眼图测试的方式来观察信号的质量,眼图张开的宽度决定了接收波形可以不受串扰影响而抽样再生的时间间隔

4、波形测试

如下眼图最佳抽样时刻应选在眼睛张开最大的时刻。眼图斜边的斜率,表示系统对定时抖动(或误差)的灵敏度,斜边越陡,系统对定时抖动越敏感。眼图左(右)角阴影部分的水平宽度表示信号零点的变化范围,称为零点失真量,在许多接收设备中,定时信息是由信号零点位置来提取的,对于这种设备零点失真量很重要。

在抽样时刻,阴影区的垂直宽度表示最大信号失真量。在抽样时刻上、下两阴影区间隔的一半是最小噪声容限,噪声瞬时值超过它就有可能发生错误判决;图中水平方向上虚线位置对应的电压为判决门限电平。

图片

图片

5、LVDS信号特性说明

图片

6、眼图测试应采样波形数1500-3000个,而且没有一个点掉入眼图模板中即为合格的数据。如下眼图模板模型。

图片

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 示波器
    +关注

    关注

    111

    文章

    5664

    浏览量

    181858
  • 寄生电容
    +关注

    关注

    1

    文章

    281

    浏览量

    18968
  • 差分信号
    +关注

    关注

    3

    文章

    332

    浏览量

    27282
  • PCB走线
    +关注

    关注

    2

    文章

    128

    浏览量

    13828
  • LVDS信号
    +关注

    关注

    0

    文章

    17

    浏览量

    7744
收藏 人收藏

    评论

    相关推荐

    LVDS低电压分信号

    LVDS:Low-Voltage Differential Signaling 低电压分信号。一种信号传输模式,是一种电平标准,LVDS
    发表于 04-15 16:13

    FPGA中分信号的定义和使用(一)

    选为2.5V,如下图所示:然后我们去看I/O Standard的下拉列表,根本就没有Bus LVDS的选项,也就是说,没有办法把这个信号定义为分信号。如果我们先定义I/O Stand
    发表于 09-03 11:08

    分信号的优势和影响

    降低。LVPECL 和 CML 分信号具有更高的输出电压摆幅,因此功耗比 LVDS 及 M-LVDS 信号略高。
    发表于 09-17 16:34

    IO信号Ain verilog设计用它来使用分信号标准LVDS,请问要在代码中使用IOBUFDS吗?

    大家好假设我有一个IO信号Ain verilog设计。我想用它来使用分信号标准LVDS。我是否必须在我的verilog代码中使用IOBUFDS?或者有一种更简单的方法,只需在ucf中
    发表于 01-18 07:03

    详解低压分信号隔离

    对处于恶劣环境中的外部接口需要予以电流隔离,以增强安全性、功能性或是抗扰能力。这包括工业测量和控制所用数据采集模块当中的模拟前端,以及处理节点之间的数字接口。低压分信号传输(LVDS)是一种在更高
    发表于 07-23 07:27

    如何将LvCmos 2.5 i / o转换为Fpga内的分信令(Lvds)吗?

    我们可以将LvCmos 2.5 i / o转换为Fpga内的分信令(Lvds)吗?因为我想使用GTx收发器,收发器只接受分信号..我可以
    发表于 06-16 14:27

    怎么做才能产生分信号

    我需要将输出信号设置为LVDS,但在Vivado 2016.2中没有这样的选项。我正在使用ZedBoard。在Xilinx支持中写道,只需设置正分端口就可以自动设置负数。在文档中,JC1连接器由
    发表于 08-07 06:27

    低压分信号(LVDS) 接口静电防护,DW05-4R2P专用保护元件

    Low Voltage Differential Signaling,英文简称:LVDS,中文全称:低压分信号技术接口,是一种为了克服TTL电平方式传输宽带高码率数据时功耗大、EMI
    发表于 12-29 13:46

    分信号与单端信号的区别

    什么是分信号分信号与单端信号的区别分信号的优点
    发表于 03-03 07:09

    单端信号分信号有何差异?

    单端信号分信号会有差异吗? 他们有何差异,还有在数据传输中 为什么使用LVDS或M-LVDS?
    发表于 03-09 08:40

    什么是分信号?为什么要用分信号

    什么是分信号?为什么要用分信号分放大电路的基本结构和作用分放大电路的应用电路
    发表于 03-11 08:21

    分信号的优势

    在本文中,我们将探讨分信号的优势以及这些优势如何对您的高速设计产生积极影响。TTL、CMOS 以及其更低电压的同类 LVTTL 与 LVCMOS 等单端信号都是数字电路设计中的常用技术
    发表于 11-22 06:07

    基于低电压差分信号(LVDS)的高速信号传输

    基于低电压差分信号(LVDS)的高速信号传输
    发表于 12-17 17:21 40次下载
    基于低电压差<b class='flag-5'>分信号</b>(<b class='flag-5'>LVDS</b>)的高速<b class='flag-5'>信号</b>传输

    LVDS分信号抗噪特性

    LVDS分信号抗噪特性 从差分信号传输线路上可以看出,若是理想状况,线路没有干扰时,在发送侧,可以形象理解为:
    发表于 10-16 13:53 1533次阅读

    LVDS振幅差分信号技术的优势和劣势

    LVDS (Low Voltage Differential Signaling)是一种小振幅差分信号技术,它使用非常低的幅度信号 (250mV~450mv)通过一对平行的PCB走线或
    的头像 发表于 04-06 09:46 1490次阅读