菊花链通讯信号的波形？怎么样判断波形的质量？

首先简单的说一下菊花链以及菊花链的应用，在目前国内的BMS开发中，我们应用最广泛的目前还还是分布式，只是越来越集中而已，真正完全集中式的BMS其实比较少。

BMS一般分为主板和从板（有些将电流采样、绝缘检测等功能单独拿出来做一个电流模块或者绝缘检测模块），在菊花链出来之前，主从板上都有MCU，从板采集单体电池电压和温度，通过CAN总线传给主板。

而在目前成本日益严峻的今天，怎么实现降本就是各个主机厂以及芯片厂所重点关注的内容，所以菊花链出现了。 在电子领域，菊花链是一种配线方案 ，例如设备A和设备B用电缆相连，设备B再用电缆和设备C相连，设备C用电缆和设备D相连，在这种连接方法中不会形成网状的拓扑结构，只有相邻的设备之间才能直接通信。当设备与设备之间按照固定的通讯模式通讯的时候，每个从板就可以不用配备一个CAN收发器和与之配套的MCU了， 能够实现降本50%以上 。

这个图就是菊花链在BMS上的一个典型应用，MCU通过专用的转换解码芯片，将SPI信号转换成差分通讯信号，然后通过变压器或者电容，将差分信号在相互隔离的采样芯片之间进行传递。

那继续说一下今天的主题，菊花链通讯信号的波形以及怎么样判断波形的质量？

一 菊花链通讯信号逻辑判断

菊花链通讯作为一种更低成本、简单的ECU交互方式被广泛应用在BMS系统通讯方案中。为了描述方便，下文将菊花链通讯称为Daisy Chain。与CAN类似，DaisyChain使用双线差分的电气结构，分别为COMMP、COMML；与CAN信号不同，Daisy Chain信号为AC信号，COMMP与COMML的电平变化范围为[-5.5V 5.5V]。为了提高抗扰度，Daisy Chain采用编码方式进行信号逻辑判断，具体如下：

表1 Daisy Chain逻辑判定表

图1 Daisy Chain逻辑定义

其中CVDD、CVSS为Daisy Chain信号发生器的电源，一般为5V的LDO，Daisy Chain总线静息时，COMMP与COMML均为2.5V。与CAN和485的信号逻辑判断不一样，Daisy Chain接收器接收到信号： 一对峰峰值为±5V COMMP-COMML的正负脉冲组合才做一次逻辑判断 。

二 菊花链通讯数据帧的定义

Daisy Chain的数据帧结构类似232等串行通讯，有专门的起始位和截止位。**目前Daisy Chain的数据帧定义未有一个统一标准，不同芯片厂商有不同的定义，ADI数据帧结构为16bit，NXP为40bit，TI为13bit。**下文以TI为例，一帧数据由11个 DaisyChain的bit和2个Daisy Chain的half bit组成（1个Daisy Chain bit为两个峰峰值为±5V脉冲），Preamble(0.5bit)+SYNC(2bit)+DATA(8bit)+ERRO(1bit)+Postamble(0.5bit)。Daisy Chain的数据具体组成如下：

图2 Daisy Chain数据帧结构

其中Preamble为半个DaisyChain bit，1个5V正脉冲，用于触发Daisy Chain接收器的电平采样；SYNC为2个Daisy Chain bit，一般为00，用于Daisy Chain 接收器预采样：调节接收时钟和提前识别信号噪声，提高对后面8bit的数据帧抗干扰能力；DATA为数据帧的主要内容，由8bit组成；Byte ERRO为DaisyChain总线结构中的下位设备检测到接收错误时，提示上位设备重发数据的标志位，当上位机收到Byte ERRO的数据时，会重发上一帧数据，并Byte ERRO也会置1，提示下位机此帧为重发数据；Postamble为半个Daisy Chain bit，1个-5V脉冲，用于提示DaisyChain接收器数据发送结束。

目前主流的菊花通讯设备采样2M的通讯频率，250ns一个脉冲，一个DaisyChain bit为500ns。

三 菊花链通讯信号波形质量评判标准

在BMS系统中，由于不同Daisy Chain设备之间需要进行高压隔离，必须使用变压器，电容等方式进行电气隔离，这造成了通讯信号在设备间传输过程产生了畸变；不同于CAN，232等传统信号波形，Daisy Chain信号包含大量振铃、过冲分量，因此不能将典型的信号上升时间以及电平稳定程度等作为评判Daisy Chain信号质量的标准。

Daisy Chain信号仅需其电平大于Daisy Chain接收器的电平判断阈值并可持续250ns（针对2M通讯速率）即可被准确识别。

因此大于Daisy Chain接收器的电平判断阈值的持续时间是判断Daisy Chain信号质量的指标之一，另外由于Daisy Chain采用编码方式进行逻辑判断（2个脉冲判断一次），所以在总线静息时的高低过冲也是衡量Daisy Chain信号质量的一个指标，正常情况下要求无低过冲（小于0的过冲），允许高过冲（大于0的过冲）。由于不同厂商的Daisy Chain接收器电平判断阈值不同，因此在标准上也会有点不同，但信号脉宽是一致的。下文以TI BQ79616为例（Vmin1>1.2V, Vmin0<-1.2V）：

图3 Daisy Chain信号质量两大指标

如上图所示，Vmin和tpw_DC分别为Daisy Chain接收器的逻辑判断阈值和脉宽持续时间。因此可总结的判断标准如下表:

表2 Daisy Chain信号质量判断标准

下面附上一组实际测试中较为理想的Daisy Chain通讯波形：

这组波形中大于Vmin的脉宽为250ns，过冲仅有高过冲。