0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

DDR串扰仿真笔记

冬至子 来源:小Q在layout路上不断前进 作者:小Q 2023-07-03 11:21 次阅读

什么是dB?

其中dB概念怎么去消耗?其实要说对于dB概念最熟悉的莫过于射频工程师了,但是要好好把这个讲给局外人吸收掉,或许并不是一件特别容易的事,特别是对于常年不接触,只是偶尔才会碰到的人来说,更是困难。我也想别人一说dB,就能脑海里所有关于dB的内容都蹬蹬的冒出来,所以,我也不敢说自己说的怎么样,我只是想按照自己的方式来了结这个内容。

首先,dB****是一种纯计数方法,是一种比值,没有单位。

(感觉这个很基础吧,如果连这个都不懂,说出来好像很尴尬,所以必须清楚。)

既然是比值,则必然要有对比的对象,就像一个黑夹子的两端,输入与输出的对比:

图片

在实际中主要用来对比的对象,是电压电流或者功率。

功率: dB = 10*lg(A/B)

电压或电流: dB = 20*lg(A/B)

(功率P = U²/R = I²R)

这里我们看到了公式是以10为底的对数,所以,想起了咱们的高中最熟悉的图如下:

图片

有没有很熟悉,其中的x = OUTPUT/INPUT,a=10.

所以dB的曲线趋势则为上图的红色曲线。

记住这幅图的话,我觉得对于dB的理解还是会有很大的帮助的。

(比如假设你很陌生dB的概念,人家说dB的时候,你一头雾水,比如人家说减少了1个dB,那是怎么回事呢?这是可以马上画个草图,标一下点,哦,原来是说输出比输入少了一些,原来如此,这样的话,再也不怕别人提dB啦,因为我知道你在说什么。)

其次,为什么用dB ?——简化。

比如你可以常常听到工程师说下降了1个dB,假设这时候输入是1.3V,那么1个dB经过换算,可得输出为1.45862399059255V,不管是听的还是说的人,可能相对的更愿意听到前者而不是后者这么一大串数据吧。

再者,为什么是-27dB****或者-29dB?

我们可以换算一下,这里LPDDR的工作电压为1.2V,换算可得串扰阈值为46~58mV,即串扰容限大致在3.8%4.8%之间,此时如果升电压为1.3V,则,按同样的串扰容限进行换算,可接受的串扰阈值为49.862.8mV,可见,在同样的容限比例下,串扰阈值的空间加大了,因此,我想为什么有时候DDR出现问题,升压是可以解决部分问题的,但是升压同样也将带来另外的问题,功耗变大,为什么功耗为变大呢?(P= U²/R)

另外,关于信号串扰的阈值,我们可以在李玉山《信号完整性分析》书中得到一些经验值,5%。实际中,如果无法得到原厂提供的标准,可以以此为基准,当然是越小越好,如果能做到3%左右,我想当下阶段基本也都能够满足要求的。

然后,回顾串扰一些相关理论,我们知道,一般串扰只考虑其临边两线对齐造成的影响即可,又所谓的三线制串扰。

所以接下来借助仿真工具ADS2015进行仿真。

操作步骤概要:

①导出合适格式的PCB文件。

② ADS导入PCB文件,并进行简化处理。

③仿真环境的搭建。

④仿真以及仿真结果的数据处理与分析

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • DDR
    DDR
    +关注

    关注

    9

    文章

    677

    浏览量

    64244
  • ADS仿真
    +关注

    关注

    0

    文章

    69

    浏览量

    10267
  • 信号串扰
    +关注

    关注

    0

    文章

    14

    浏览量

    8556
收藏 人收藏

    评论

    相关推荐

    近端&远端

    前端
    信号完整性学习之路
    发布于 :2022年03月02日 11:41:28

    PCB设计中如何处理问题

    初始状态,仿真器计算所有默认侵害网络对每一个受害网络的的总和。这种方式一般只对个别关键网络进行分析,因为要计算的组合太多,仿真速度比较慢。
    发表于 03-20 14:04

    PCB设计与-真实世界的(下)

    作者:一博科技SI工程师陈德恒3. 仿真实例在ADS软件中构建如下电路: 图2图2为微带线的近端仿真图,经过Allegro中的Transmission line Calculato
    发表于 10-21 09:52

    PCB设计与-真实世界的(上)

    尺寸变小,成本要求提高,电路板层数变少,使得布线密度越来越大,的问题也就越发严重。本文从3W规则,理论,仿真验证几个方面对真实世界中
    发表于 10-21 09:53

    原创|SI问题之

    ,同样对传输线2有 。 图1 双传输线系统中电容示意图在实际的电路PCB中,往往N多条传输线共存,如果要考虑所有传输线间的情况,那将是非常复杂的N阶矩阵。信号间信号的
    发表于 10-10 18:00

    PCB设计中避免的方法

    将受害网络的驱动器保持初始状态,仿真器计算所有默认侵害网络对每一个受害网络的的总和。 这种方式一般只对个别关键网络进行分析,因为要计算的组合太多,仿真速度比较慢。
    发表于 08-29 10:28

    高速差分过孔之间的分析及优化

    在硬件系统设计中,通常我们关注的主要发生在连接器、芯片封装和间距比较近的平行走线之间。但在某些设计中,高速差分过孔之间也会产生较大的,本文对高速差分过孔之间的产生
    发表于 09-04 14:48

    使用ADS进行仿真

    领域的工程师离不开它,近些年来,高速信号完整性领域也越来越多的工程师喜欢上了这款“不要不要”的软件。鉴于国内外的很多ADS的资料都是微波射频领域的,接下来,我们会慢慢的分享一些ADS在信号完整性领域经常使用的小功能和技巧。今天给大家介绍使用ADS进行
    发表于 06-28 08:09

    几张图让你轻松理解DDR

    和上面仿真波形的50ps来比,真的是很微不足道。实际上DDR模块里的确会有更为严重的影响,试想一下,我们在高速串行信号里面5mV的
    发表于 09-05 11:01

    如何减小SRAM读写操作时的

    时,字线放电。通过后仿真,我们看到在读操作时,防结构布局的存储器平均输出时间比一般结构的存储器输出时间短,可见在速度上,防结构布局的
    发表于 05-20 15:24

    PCB设计中,如何避免

    分析是指将受害网络的驱动器保持初始状态,仿真器计算所有默认侵害网络对每一个受害网络的的总和。 这种方式一般只对个别关键网络进行分析,因为要计算的组合太多,仿真速度比较慢。
    发表于 06-13 11:59

    高速差分过孔产生的情况仿真分析

    可以采用背钻的方式。图1:高速差分过孔产生的情况(H》100mil, S=31.5mil )差分过孔间仿真分析下面是对一个板厚为3
    发表于 08-04 10:16

    “一秒”读懂对信号传输时延的影响

    了各自的见解,比如,绕线,过孔,跨分割等等。本期我们就以不同模态下的对信号时延的影响继续通过理论分析和仿真验证的方式跟大家一起进行探
    发表于 01-10 14:13

    PCB板上的高速信号需要进行仿真吗?

    PCB板上的高速信号需要进行仿真吗?
    发表于 04-07 17:33

    DDR跑不到速率后续来了,相邻层深度分析!

    ,基本上和该案例的DDR走线的最大并行长度接近,使得这个仿真模型更贴近该案例的真实情况。 分别对两个模型进行仿真仿真后得到两者的
    发表于 06-06 17:24