0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

ADC数字下变频器:复杂抽取示例

星星科技指导员 来源:ADI 作者:ADI 2023-06-30 15:20 次阅读

在本例中,我们将介绍AD9680-500,其工作输入时钟为491.52 MHz,模拟输入频率为150.1 MHz。AD9680将设置为使用数字下变频器(DDC),具有实际输入、复数输出、155 MHz的NCO调谐频率、半带滤波器1(HB1)和半带滤波器2(HB2)(总抽取率等于6)和<>dB增益。由于输出很复杂,因此禁用了复杂到实际的转换块。回想一下我之前的博客中DDC的基本图表,下面再次包含该图表。为了理解输入音调的处理方式,重要的是要了解信号首先通过NCO,NCO在频率上移动输入音调,然后通过抽取,通过增益模块,在我们的例子中,绕过复数到实际转换。

wKgZomSejAWAGgr4AADqM2JJKlw576.png

AD9680中的DDC信号处理模块

我们还回顾一经AD9680的信号流的宏观视图。如前所述,信号通过模拟输入进入,通过ADC内核进入DDC,通过JESD204B串行器,然后通过JESD204B串行输出通道输出,如下图所示。

wKgaomSejAuAPR7YAAKpNTlcrHI665.png

AD9680 原理框图

我们将再次使用频率折叠工具来帮助了解ADC的混叠效应,以评估模拟输入频率及其谐波在频域中的位置。在本例中,我们有一个真实信号,采样率为491.52 MSPS,抽取率设置为<>,输出很复杂。在ADC的输出端,信号如下图所示,使用频率折叠工具。

wKgaomSejBGASnTGAAK4oqOcCs8898.png

ADC输出端的信号,由频率折叠工具示出

输入采样时钟为491.52 MHz,模拟输入频率为150.1 MHz,输入信号将驻留在第一奈奎斯特区。输入频率的二次谐波将在191.32 MHz处混叠到第一个奈奎斯特区,而第三个谐波混叠到41.22 MHz,这也在第一个奈奎斯特区。这是ADC输出端的信号在通过DDC之前的状态。

现在让我们看看信号如何通过DDC内部的数字处理模块。我们将观察信号经过每个阶段的过程,并观察NCO如何移动信号以及抽取过程随后折叠信号。我们将根据输入采样率、491.52 MSPS 和 f 来维护该图。S条款将与此采样率有关。让我们观察一下一般过程。NCO 会将输入信号向左移动。一旦复数(负频)域中的信号移出 – fS/2它将折回第一个奈奎斯特区。接下来,信号通过第一个抽取滤波器HB2,该滤波器抽取<>倍。

在图中,我显示了抽取过程,但没有显示滤波器响应,即使操作一起发生。这是为了简单起见。在第一次抽取两倍后,频谱从fS/4 至 fS/2转换为 – f 之间的频率S/4和 DC。同样,从 – f 的频谱S/2 至 – fS/4转换为直流和f之间的频率S/4.信号现在通过第二个抽取滤波器HB1,该滤波器也抽取<>(总抽取现在等于<>)。f之间的光谱S/8和 fS/4现在将转换为 – f 之间的频率S/8和 DC。同样,– f 之间的频谱S/4和 – fS/8将转换为 DC 和 f 之间的频率S/8.尽管图中显示了抽取,但未显示抽取滤波操作。

wKgaomSejBaASVz5AAGjLr5SD6Y736.png

信号通过DDC信号处理模块时的信号 – 通用示例

现在让我们研究上面讨论的示例并查看实际频率。回到频率折叠工具中的ADC输出曲线,我们将查看491.52 MSPS的输入采样速率和150.1 MHz的输入频率。NCO 频率为 155 MHz,抽取率设置为 154(由于 NCO 分辨率,实际 NCO 频率为 94.122 MHz)。这导致输出采样速率为88.<> MSPS。由于我们正在进行复杂的混频,因此我们需要在分析中包括复杂的频域。请耐心等待,因为显示频率转换的图非常繁忙,但让我们尝试通过信号流。

wKgaomSejB6ABozGAAKrOWapKMs603.png

通过DDC信号处理模块时的信号

NCO 转移后的频谱:

基频从 150.1 MHz 向下移动到 -4.94 MHz。

基本面的图像从-150.1 MHz偏移到186.48 MHz。

二次谐波从191.32 MHz向下移动到36.38 MHz。
三次谐波从41.22 MHz向下移动到-113.72 MHz。

被 2 抽取后的频谱:

基频保持在-4.94 MHz。

基波镜像向下转换为-59.28 MHz,并由HB2抽取滤波器衰减。

二次谐波保持在36.38 MHz。
三次谐波被HB2抽取滤波器显著衰减。

被 4 抽取后的频谱:

基本频率保持在-4.94 MHz。

基本面的图像保持在-59.28 MHz。

二次谐波保持在-36.38 MHz。
三次谐波被HB1抽取滤波器滤除并几乎消除。

现在让我们看一下AD9680-500的实际测量结果。我们可以看到基本面位于-4.94 MHz。基波图像位于-59.28 MHz,振幅为-67.112 dBFS,这意味着图像已衰减约66 dB。二次谐波位于36.38 MHz。

wKgZomSejCSANN91AAKqhW-dPqg701.png

NCO = 155 MHz 并抽取 4 时 DDC 后信号的 FFT 复数输出图

从FFT中,我们可以看到AD9680-500的输出频谱,DDC设置为实际输入和复数输出,NCO频率为155 MHz(实际154.94 MHz),抽取比为4。

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 滤波器
    +关注

    关注

    158

    文章

    7332

    浏览量

    174788
  • 变频器
    +关注

    关注

    249

    文章

    5973

    浏览量

    139944
  • NCO
    NCO
    +关注

    关注

    0

    文章

    22

    浏览量

    24574
收藏 人收藏

    评论

    相关推荐

    数字下变频器的发展和更新(第一部分)

    。应对这种情况的一种可 行解决方案是使用更多的下变频级,如图1所示。而另一种更 有效的解决方案是使用集成数字下变频器(DDC)的RF ADC, 如图2所示。图1. 带
    发表于 11-01 11:19

    数字上/下变频器:VersaCOMM™白皮书

    数字上/下变频器:VersaCOMM™白皮书
    发表于 07-08 09:33

    浅析ADC抽取

    、处理并消耗功率传输宽带频谱的效率很低。没有必要在后期处理中使用大量FPGA收发抽取和过滤宽带数据。高性能GSPS ADC数字下变频(
    发表于 07-22 08:41

    宽频ADC中的数字下变频研究

    针对频分复用(FDM) 应用进行额外滤波。高性能GSPS ADC现将数字下变频(DDC)功能在信号链中进一步提升,以使其位于基于赛灵思FPGA的设计解决方案的ADC之中。该方案为高速系
    发表于 07-29 07:14

    简要阐述数字下变频器的发展和更新

    简要阐述数字下变频器的发展和更新
    发表于 05-19 06:22

    数字下变频抽取技术研究

    讨论了软件无线电接收机中数字下变频处理技术中的CIC抽取滤波器结构原理,分析了CIC滤波器级联ISOP滤波器进行抽取滤波的设计技术。验证了ISOP滤波器对CIC滤波器带内衰减补偿的有
    发表于 05-26 20:44 21次下载

    一种基于流水线DA算法的数字下变频器_周云

    一种基于流水线DA算法的数字下变频器_周云
    发表于 01-07 22:14 2次下载

    基于FPGA的数字下变频器的设计与实现

    设计和实现了基于FPGA的可编程数字下变频器(DDC),用于宽带数字中频软件无线电接收机中,主要完成了数字下变频、数据
    发表于 11-22 09:09 5763次阅读
    基于FPGA的<b class='flag-5'>数字</b><b class='flag-5'>下变频器</b>的设计与实现

    基于FGPA实现数字下变频器抽取滤波器设计方案详解

    设计数字下变频器抽取滤波器是一项艰巨任务。本文介绍一种能够完成此项任务的简便、易于理解的流程。
    发表于 07-13 08:13 2955次阅读

    重新思考快速宽频ADC中的数字下变频.pdf

    重新思考快速宽频ADC中的数字下变频
    发表于 04-23 10:41 1次下载
    重新思考快速宽频<b class='flag-5'>ADC</b>中的<b class='flag-5'>数字</b><b class='flag-5'>下变频</b>.pdf

    数字上/下变频器简介:VersaCOMM™可重构数字转换器

    数字上/下变频器简介:VersaCOMM™可重构数字转换器
    发表于 05-12 20:53 0次下载
    <b class='flag-5'>数字</b>上/<b class='flag-5'>下变频器</b>简介:VersaCOMM™可重构<b class='flag-5'>数字</b>转换器

    基于FPGA的数字下变频器(DDC)的设计

    基于FPGA的数字下变频器(DDC)的设计(ups电源技术转让)-基于FPGA的数字下变频器(DDC)的设计.适合新手学习参考
    发表于 09-16 11:43 37次下载
    基于FPGA的<b class='flag-5'>数字</b><b class='flag-5'>下变频器</b>(DDC)的设计

    数字下变频器是怎么回事

    在本文的第一部分“数字下变频器——第1部分”中,我们探讨了行业对更高频率RF频段采样的推动,以及数字下变频器(DDC)如何实现这种类型的无线电架构。讨论了与AD9680系列产品中的DD
    的头像 发表于 01-05 14:28 2205次阅读
    <b class='flag-5'>数字</b><b class='flag-5'>下变频器</b>是怎么回事

    ADC数字下变频器:重新审视复杂抽取示例

    回想一下示例中,AD9680-500的工作输入时钟为491.52 MHz,模拟输入频率为150.1 MHz。AD9680设置为使用数字下变频器(DDC),具有实输入、复数输出、155 MHzNCO
    的头像 发表于 06-30 15:18 882次阅读
    <b class='flag-5'>ADC</b><b class='flag-5'>数字</b><b class='flag-5'>下变频器</b>:重新审视<b class='flag-5'>复杂</b>的<b class='flag-5'>抽取</b><b class='flag-5'>示例</b>

    ADC数字下变频器抽取滤波器和ADC混叠,第1部分

    我们将再次以AD9680为例。在这种情况下,无论速度等级如何,归一化抽取滤波器响应都是相同的。抽取滤波器响应仅随采样速率成比例。在此包含的示例滤波器响应图中,没有准确给出具体的插入损耗与频率的关系
    的头像 发表于 06-30 15:43 1867次阅读
    <b class='flag-5'>ADC</b><b class='flag-5'>数字</b><b class='flag-5'>下变频器</b>:<b class='flag-5'>抽取</b>滤波器和<b class='flag-5'>ADC</b>混叠,第1部分