0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

片上软件需要什么安全完整性?

星星科技指导员 来源:ADI 作者:ADI 2023-06-28 14:50 次阅读

软件的功能安全由IEC 61508第3部分涵盖。通常,在uC,uP和DSP上运行的软件是由购买我们芯片的应用程序人员编写的。但是,在集成电路上运行并由ADI公司IC供应商提供的软件呢?

首先,什么是软件,我在下面展示了一些定义,我认为无论您将其称为软件,固件还是嵌入式软件,都适用相同的规则并不重要,这些规则通常来自IEC 61508-3。

在“安全关键系统的嵌入式软件开发”一书中找到了更好的软件定义,其中指出“问软件是什么似乎很奇怪 - 直觉上人们觉得他们可以区分软件和硬件。如果你把它放在脚上时很痛,那就是硬件”。

由您的 IC 供应商提供的与集成电路相关的软件类型包括:

引导加载程序/引导ROM软件

使用片上uC或DSP而不是固定功能逻辑实现的“逻辑块”

软件测试库

协议堆栈或驱动程序库

用于演示IC如何工作的示例代码

对于IEC 61508-3范围以上的所有软件类型,似乎清楚地表明IEC 61508-3适用,但让我们更详细地讨论它们;与功能安全一样,总是有“如果”和“但是”,答案很少是/否。

引导加载程序:

引导加载程序是当uC或DSP上电并配置IC时运行的软件的一个名称,可能通过更改RAM大小,将校准系数从闪存移动到RAM,并可能实施协议以允许通过串行端口对闪存进行编程

IEC 61508-3显然适用于此类规范,但可以提出论据来减轻合规负担。此类参数可能包括:

代码简单,决策点少,其正确性可以通过100%测试来验证,而无需了解所使用的开发过程

代码在应用程序代码之前运行,并且应用程序代码无法跳回到代码中,因此不会干扰应用程序代码

但无论哪种方式,这仍然意味着IEC 61508-3适用,并且应记录您的功能安全论据,以证明为开发该代码而降低SIL或没有SIL。

软件测试库:

STL(软件测试库)是一段代码,可能由IC供应商或第三方提供,用于对其运行的uC / DSP进行诊断覆盖。您可以尝试争辩说,由于STL的故障不会直接导致安全功能的故障,因此此类软件的SIL可以为0或至少小于使用运行STL的IC的安全功能的SIL。然而,作者认为,很难说STL独立于它正在检查的硬件,并且独立于uC中运行的任何其他安全相关软件。因此,STL可能需要开发为与依赖它的安全功能相同的SIL。但是,总是有可能提出相反的论点。

使用片上uC或DSP实现的逻辑块:

如果包含该代码的IC是安全相关系统的一部分,则需要根据IEC 61508-3开发代码,除非对原因提出接受且有效的论据。无论代码存储在闪存,OTP,ROM还是RAM中,它仍然是安全系统中的软件。可能降低合规性要求的参数包括

一些外部安全监视器不依赖于确保安全的软件

通过单独测试来验证代码的可能性(如果是简单的代码)

在系统级使用分集来降低任何片上代码的SIL。

协议栈和库:

此处的假设是最终用户无法使用源代码。在这种情况下,由于软件在安全系统中运行,因此通常需要将其开发为与应用软件相同的SIL。此处的例外情况可能是,如果协议是网络协议堆栈并且是黑色通道的一部分,在这种情况下,不需要将其开发为 SIL。然而,将堆栈实施到其系统中的人员必须确保堆栈与其系统中的任何其他安全相关软件(包括SCL(安全通信层))或所有软件之间具有更高的SIL之间足够的独立性。

用于演示IC如何编程或工作的示例代码:

这里的假设是此类代码以源代码格式提供。因此,IC开发人员无需按照IEC 61508-3开发此类代码。将IC设计到其系统中的人员应将IEC 61508-3应用于代码本身。

总之,安全相关系统中的软件,无论是由IC供应商还是IC用户开发,都需要按照IEC 61508-3进行开发,或者关于IEC 61508为什么不适用或为什么可以根据有效的记录安全论据进行定制。特别是,使用相同的冗余不会减少此类软件所需的 SIL。

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • dsp
    dsp
    +关注

    关注

    544

    文章

    7687

    浏览量

    344388
  • 源代码
    +关注

    关注

    95

    文章

    2929

    浏览量

    66064
  • IEC
    IEC
    +关注

    关注

    2

    文章

    130

    浏览量

    28561
收藏 人收藏

    评论

    相关推荐

    信号完整性与电源完整性的仿真分析与设计

    工艺中用相反图形来表示;通孔用来进行不同层之间的物理连接。目前的制造工艺中,芯片、封装以及PCB板大多都是在类似结构实现的。 版图完整性设计的目标在于为系统提供足够好的信号通路以及电源传递网络。电流密度
    发表于 01-07 11:33

    电源完整性分析与设计

    `本专题详细介绍了电源完整性各部分知识,包括电源完整性的基础概述,电源完整性设计分析及仿真知识,还有具体应用中的一些小经验分享等等,充分翔实的向大家描述了电源完整性。 `
    发表于 01-15 11:09

    速率不高的PCB是否需要考虑信号完整性

    完整性问题,那么出问题是迟早的事,尽管概率不高。所以不论板子速率多低,了解一点信号完整性知识,多做那么一点微不可查的动作,就可以省掉很多麻烦,何乐而不为。低速板需要考虑的那一点点信号
    发表于 12-07 10:08

    最新orCAD软件实操文章加载中(于博士信号完整性

    于博士最新推出orCAD软件实操文章,叫你快速运用orCAD软件,提前了解使用中遇到的问题。帮你快速学习。可关注于博士信号完整性微信公众号zdcx007 了解文章公众号还有很多技术文
    发表于 02-10 17:00

    我们为什么重视系统化信号完整性设计方法(于博士信号完整性

    信号完整性设计方法,是从全局把握整个设计,所做的远远不只有仿真。《信号完整性设计中的5类典型问题》一文中,对几类问题做过简单的阐述,感兴趣的可参考阅读。在系统化信号完整性设计方法的框
    发表于 06-23 11:52

    【下载】《信号完整性分析》

    省部级奖励10项。在IEEE Trans.发表长文12篇;正式出版教材/专著/译著12部。研究方向:高速电路设计与信号完整性分析,EDA技术及软件研发。目录第1章信号完整性分析概论
    发表于 09-19 18:21

    什么是安全完整性等级?

    Tom.meany,ADI功能安全工程师根据IEC 61508,安全完整性等级是一种“离散等级(四个可能等级中的一个),对应于一系列安全完整性
    发表于 10-30 11:42

    信号完整性

    做了电路设计有一段时间,发现信号完整性不仅需要工作经验,也需要很强的理论指导,坛友能提供一些信号完整性的视频资料么?非常感谢!
    发表于 02-14 14:43

    电源完整性PI仿真分析

      Cadence电源完整性仿真软件可以分析电源噪声和高速电路中的电源分配系统设计。包含一种用于设计和优化高速基板设计中电源分配系统的频域分析方法(求解传输阻抗)。它让用户可以迅速而轻松地进行“变化
    发表于 07-07 15:53

    信号完整性以及电源完整性需要检查的点

    有一些设计规则,让大家在设计中有据可依,也可以在设计完成之后作为checklist,一步一步的检查。下面列举了一些在信号完整性以及电源完整性需要检查的点
    发表于 01-14 07:11

    信号完整性是什么

    本文主要介绍信号完整性是什么,信号完整性包括哪些内容,什么时候需要注意信号完整性问题?
    发表于 01-25 06:51

    信号完整性与电源完整性的相关资料分享

    的1在接收器中看起来就像 1(对0同样如此)。在电源完整性中,重点是确保为驱动器和接收器提供足够的电流以发送和接收1和0。因此,电源完整性可能会被认为是信号完整性的一个组成部分。实际
    发表于 11-15 07:37

    信号完整性为什么写电源完整性

    先说一下,信号完整性为什么写电源完整性? SI 只是针对高速信号的部分,这样的理解没有问题。如果提高认知,将SI 以大类来看,SI&PI&EMI 三者的关系:所以,基础知识系列里还是
    发表于 11-15 06:32

    详解信号完整性与电源完整性

    完整性中,重点是确保为驱动器和接收器提供足够的电流以发送和接收1和0。因此,电源完整性可能会被认为是信号完整性的一个组成部分。实际,它们都是关于数字电路正确模拟...
    发表于 11-15 06:31

    何为信号完整性?信号完整性包含哪些

    何为信号完整性:信号完整性(Signal Integrity,简称SI)是指在信号线上的信号质量。差的信号完整性不是由某一单一因素导致的,而是板级设计中多种因素共同引起的。当电路中信号能以要求的时序
    发表于 12-30 08:15