0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

ESD测试是什么?

淘晶驰串口屏 2023-04-26 09:33 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

ESD(Electrostatic Discharge)测试,即静电放电测试,是所有电子设备必须要通过的测试,其目的是仿真操作人员或物体在接触设备时产生的放电以及人或物体对邻近物体之放电,以检测被测设备抵抗静电放电之干扰能力。
比较通用的一个测试标准是国际电工委员会(IEC)于1995年制定的 IEC 61000-4-2。
IEC 61000-4-2定义,ESD分为直接放电和间接放电。
直接放电,即利用放电点击直接对受试设备实施放电,其中又分为接触放电(Contact Discharge)和空气放电(Air Discharge)。
间接放电,即对受试设备附近的耦合板实施放电,以模拟人体对受试设备附近的物体的放电。
淘晶驰电子生产的串口屏通过ESD测试IEC 61000-4-2:2001的标准。有更高需求的客户也可定制更高标准。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • ESD
    ESD
    +关注

    关注

    50

    文章

    2437

    浏览量

    180616
  • 串口屏
    +关注

    关注

    8

    文章

    627

    浏览量

    39758
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    芯片 ESD 测试核心模型全解析|从基础原理到波形特征

    在芯片的设计、生产、测试全流程中,ESD(静电放电)是无处不在的“隐形杀手”,瞬间的静电冲击可能直接导致芯片栅氧击穿、金属连线烧毁,最终引发失效。而ESD测试是验证芯片抗静电能力的核心
    的头像 发表于 04-24 10:03 273次阅读
    芯片 <b class='flag-5'>ESD</b> <b class='flag-5'>测试</b>核心模型全解析|从基础原理到波形特征

    产品EMC总过不了?这套系统化课程,帮你从根源解决问题!

    EMC设计2026SASHENG很多工程师学习EMC的方式是这样的:今天产品辐射超标了,赶紧上网查“如何降低辐射”;明天ESD测试不过,又去搜“静电防护电路”。这种“头痛医头、脚痛医脚”的碎片化学
    的头像 发表于 04-02 11:28 286次阅读
    产品EMC总过不了?这套系统化课程,帮你从根源解决问题!

    测试ESD波形时示波器用什么探头?

    ESD波形的特殊性,决定了常规示波器探头根本无法满足测试需求。它不仅有纳秒级的上升时间、GHz级的高频成分,还常伴随瞬态高压或大电流,稍有选错就会导致波形失真、测量不准,甚至损坏测试设备。 选对探头
    的头像 发表于 03-26 13:35 172次阅读
    <b class='flag-5'>测试</b><b class='flag-5'>ESD</b>波形时示波器用什么探头?

    静电放电抗扰度ESD测试全解析:从原理到实战,一文讲透

    静电放电抗扰度测试,简称ESD抗扰度测试,是电磁兼容性(EMC)测试中的一个重要项目,主要用于评估电子设备或系统在遭受静电放电干扰时,是否仍能正常工作而不出现功能失效、性能下降或损坏。
    的头像 发表于 02-13 16:50 3099次阅读
    静电放电抗扰度<b class='flag-5'>ESD</b><b class='flag-5'>测试</b>全解析:从原理到实战,一文讲透

    ESD测试的详细解释

    ESD测试,即静电放电测试(Electrostatic Discharge Testing),是一种用于评估电子设备或组件在静电放电环境下的性能稳定性和可靠性的测试方法。以下是关于
    发表于 11-26 07:37

    【EMC技术案例】芯片下方电源走线导致ESD测试Fail案例

    【EMC技术案例】芯片下方电源走线导致ESD测试Fail案例
    的头像 发表于 10-20 17:02 968次阅读
    【EMC技术案例】芯片下方电源走线导致<b class='flag-5'>ESD</b><b class='flag-5'>测试</b>Fail案例

    有一个转向灯是12V电池供电的产品,那ESD测试工作模式不需要包含24V吧?

    有一个转向灯是12V电池供电的产品,那ESD测试工作模式不需要包含24V吧?*附件:GB∕T 17626.5-2019 电磁兼容 试验和测量技术 浪涌(冲击)抗扰度试验.rar
    发表于 09-16 11:21

    【EMC标准分析】消费电子与汽车电子ESD测试标准差异对比

    【EMC标准分析】消费电子与汽车电子ESD测试标准差异对比
    的头像 发表于 09-09 17:32 1446次阅读
    【EMC标准分析】消费电子与汽车电子<b class='flag-5'>ESD</b><b class='flag-5'>测试</b>标准差异对比

    为什么 ESD 测试能过,但实际应用还是被击坏?

    在电子产品的开发过程中,静电放电(ESD测试往往是EMC测试中的重要环节之一。很多客户反馈:样机在实验室中按照IEC61000-4-2标准进行ESD
    的头像 发表于 09-03 10:53 1037次阅读
    为什么 <b class='flag-5'>ESD</b> <b class='flag-5'>测试</b>能过,但实际应用还是被击坏?

    TVS布局对静电放电防护效果的影响分析

    在产品开发设计的过程中发现,即使静电防护器件的选型足够严谨,器件设计参数的裕度足够充分,有时也不能达到理想的设计效果,在静电放电 (ESD) 测试过程中,常会出现功能丢失、死机等软失效现象。
    的头像 发表于 08-29 14:28 3595次阅读
    TVS布局对静电放电防护效果的影响分析

    CDM试验对电子器件可靠性的影响

    和使用过程中可能面临的静电放电风险,从而优化产品设计,提高其在实际应用中的稳定性和可靠性。检测服务涵盖静电放电(ESD测试、可靠性测试、失效分析以及AEC-Q系列认
    的头像 发表于 08-27 14:59 1298次阅读
    CDM试验对电子器件可靠性的影响

    扬杰科技分享如何通过硬件电路优化降低ESD干扰

          在电子电路系统设计中,工程师处理ESD有时候总觉得没有头绪,主要原因是ESD测试难以量化,每次测试的结果也会存在差异,所以凭感觉处理起来很‘玄学’。 简单说起来就是
    的头像 发表于 08-25 14:16 8211次阅读
    扬杰科技分享如何通过硬件电路优化降低<b class='flag-5'>ESD</b>干扰

    浪涌测试、脉冲群测试ESD测试的对比

    1. 浪涌测试(Surge Test) 1.1 测试目的 模拟 雷击、电网切换、大功率设备启停 等高能量瞬态干扰,验证电源模块的耐高压冲击能力。 1.2 测试波形 组合波(1.2/50μs 电压波
    的头像 发表于 08-12 21:46 1953次阅读

    使用SDK 1.3.5内置固件进行2kv ESD测试时USB传输失败了,怎么解决?

    我们希望继续使用 SDK 1.3.5 中内置的固件,但这个问题阻碍了我们进一步的进行。 我想在这里更详细地描述这个问题, 使用基于 SDK 1.3.5 构建的固件,在进行 -2 kV ESD 测试
    发表于 07-16 06:58

    电路板ESD保护优化指南

    ,对“板载”或“片载”ESD保护的要求已降至500V,远低于8kV的典型现场要求。本文介绍了电路板设计人员可以采用的各种技术,以帮助设计人员在所选ESD保护器件无法通过系统ESD测试
    的头像 发表于 07-11 15:30 3173次阅读
    电路板<b class='flag-5'>ESD</b>保护优化指南