0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

PCB设计中7个EMC技巧!

工程师看海 来源:工程师看海 作者:工程师看海 2023-06-14 08:46 次阅读
▼关注公众号:工程师看海▼

分享一篇不错的PCB与EMI问题文章,来自网络

电磁兼容性(EMC)及关联的电磁干扰(EMI)历来都需要系统设计工程师擦亮眼睛,在当今电路板设计和元器件封装不断缩小、OEM要求更高速系统的情况下,这两大问题尤其令PCB布局和设计工程师头痛。


EMC与电磁能的产生、传播和接收密切相关,PCB设计中不希望出现EMC。电磁能来自多个源头,它们混合在一起,因此必须特别小心,确保不同的电路、走线、过孔和PCB材料协同工作时,各种信号兼容且不会相互干扰。

另一方面,EMI是由EMC或不想要的电磁能产生的一种破坏性影响。在这种电磁环境下,PCB设计人员必须确保减少电磁能的产生,使干扰最小。

ddcb06b4-0a4c-11ee-9c1d-dac502259ad0.png

避免在PCB设计中出现电磁问题的7个技巧

技巧1:将PCB接地

降低EMI的一个重要途径是设计PCB接地层。第一步是使PCB电路板总面积内的接地面积尽可能大,这样可以减少发射、串扰和噪声。将每个元器件连接到接地点或接地层时必须特别小心,如果不这样做,就不能充分利用可靠的接地层的中和效果。

ddd6c134-0a4c-11ee-9c1d-dac502259ad0.png

一个特别复杂的PCB设计有几个稳定的电压。理想情况下,每个参考电压都有自己对应的接地层。但是,如果接地层太多会增加PCB的制造成本,使价格过高。折衷的办法是在三到五个不同的位置分别使用接地层,每一个接地层可包含多个接地部分。这样不仅控制了电路板的制造成本,同时也降低了EMI和EMC。

如果想使EMC最小,低阻抗接地系统十分重要。在多层PCB中,最好有一个可靠的接地层,而不是一个铜平衡块(copper thieving)或散乱的接地层,因为它具有低阻抗,可提供电流通路,是最佳的反向信号源。

信号返回地面的时长也非常重要。信号往返于信号源的时间必须相当,否则会产生类似天线的现象,使辐射的能量成为EMI的一部分。同样,向/从信号源传输电流的走线应尽可能短,如果源路径和返回路径的长度不相等,则会产生接地反弹,这也会产生EMI。

ddf51a12-0a4c-11ee-9c1d-dac502259ad0.png

如果信号进出信号源的时间不同步,则会产生类似天线的现象,从而辐射能量,引起EMI

技巧2:区分EMI

由于EMI不同,一个很好的EMC设计规则是将模拟电路和数字电路分开。模拟电路的安培数较高或者说电流较大,应远离高速走线或开关信号。如果可能的话,应使用接地信号保护它们。在多层PCB上,模拟走线的布线应在一个接地层上,而开关走线或高速走线应在另一个接地层。因此,不同特性的信号就分开了。
有时可以用一个低通滤波器来消除与周围走线耦合的高频噪声。滤波器可以抑制噪声,返回稳定的电流。将模拟信号和数字信号的接地层分开很重要。由于模拟电路和数字电路有各自独特的特性,将它们分开至关重要。数字信号应该有数字接地,模拟信号应该终止于模拟接地。

ddff09fa-0a4c-11ee-9c1d-dac502259ad0.png

在数字电路设计中,有经验的PCB布局和设计工程师会特别注意高速信号和时钟。在高速情况下,信号和时钟应尽可能短并邻近接地层,因为如前所述,接地层可使串扰、噪声和辐射保持在可控制的范围。

数字信号也应远离电源平面。如果距离很近,就会产生噪声或感应,从而削弱信号。

技巧3:串扰和走线是重点

走线对确保电流的正常流动特别重要。如果电流来自振荡器或其它类似设备,那么让电流与接地层分开,或者不让电流与另一条走线并行,尤其重要。两个并行的高速信号会产生EMC和EMI,特别是串扰。必须使电阻路径最短,返回电流路径也尽可能短。返回路径走线的长度应与发送走线的长度相同。

对于EMI,一条叫做“侵犯走线”,另一条则是“受害走线”。电感和电容耦合会因为电磁场的存在而影响“受害”走线,从而在“受害走线”上产生正向和反向电流。这样的话,在信号的发送长度和接收长度几乎相等的稳定环境中就会产生纹波。

de18cf7a-0a4c-11ee-9c1d-dac502259ad0.png


在一个平衡良好、走线稳定的环境中,感应电流应相互抵消,从而消除串扰。但是,我们身处不完美的世界,这样的事不会发生。因此,我们的目标是必须将所有走线的串扰保持在最小水平。如果使并行走线之间的宽度为走线宽度的两倍,则串扰的影响可降至最低。例如,如果走线宽度为5密耳,则两条并行走线之间的最小距离应为10密耳或更大。

随着新材料和新的元器件不断出现,PCB设计人员还必须继续应对电磁兼容性和干扰问题。

技巧4:去耦电容

去耦电容可减少串扰的不良影响,它们应位于设备的电源引脚和接地引脚之间,这样可以确保交流阻抗较低,减少噪声和串扰。为了在宽频率范围内实现低阻抗,应使用多个去耦电容。

de238b18-0a4c-11ee-9c1d-dac502259ad0.png

放置去耦电容的一个重要原则是,电容值最小的电容器要尽可能靠近设备,以减少对走线产生电感影响。这一特定的电容器尽可能靠近设备的电源引脚或电源走线,并将电容器的焊盘直接连到过孔或接地层。如果走线较长,请使用多个过孔,使接地阻抗最小。

技巧5:避免90°角

为降低EMI,应避免走线、过孔及其它元器件形成90°角,因为直角会产生辐射。在该角处电容会增加,特性阻抗也会发生变化,导致反射,继而引起EMI。要避免90°角,走线应至少以两个45°角布线到拐角处。

de2a403e-0a4c-11ee-9c1d-dac502259ad0.png

技巧6:使用过孔需谨慎

在几乎所有PCB布局中,都必须使用过孔在不同层之间提供导电连接。PCB布局工程师需特别小心,因为过孔会产生电感和电容。在某些情况下,它们还会产生反射,因为在走线中制作过孔时,特性阻抗会发生变化。

同样要记住的是,过孔会增加走线长度,需要进行匹配。如果是差分走线,应尽可能避免过孔。如果不能避免,则应在两条走线中都使用过孔,以补偿信号和返回路径中的延迟。

技巧7:电缆和物理屏蔽

承载数字电路和模拟电流的电缆会产生寄生电容和电感,引起很多EMC相关问题。如果使用双绞线电缆,则会保持较低的耦合水平,消除产生的磁场。对于高频信号,必须使用屏蔽电缆,其正面和背面均接地,消除EMI干扰。

物理屏蔽是用金属封装包住整个或部分系统,防止EMI进入PCB电路。这种屏蔽就像是封闭的接地导电容器,可减小天线环路尺寸并吸收EMI。

如果看到这里,请点赞、收藏、分享三连!

限时免费扫码进群,交流更多行业技术

de43998a-0a4c-11ee-9c1d-dac502259ad0.png

推荐阅读

电池、电源

硬件文章精选

华为海思软硬件开发资料


审核编辑黄宇


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • PCB设计
    +关注

    关注

    392

    文章

    4572

    浏览量

    83230
  • emc
    emc
    +关注

    关注

    165

    文章

    3644

    浏览量

    181168
收藏 人收藏

    评论

    相关推荐

    电子电路设计中EMC/EMI的模拟仿真

    为了保证设计的PCB板具有高质量和高可靠性,设计者通常要对PCB板进行热温分析,机械可靠性分析,与IC设计相比,PCB设计过程中的EMC分析和模拟仿真是一个薄弱环节
    发表于 04-29 11:51 2064次阅读
    电子电路设计中<b class='flag-5'>EMC</b>/EMI的模拟仿真

    PCB设计EMC/EMI的仿真

    应用就非常重要了。但目前国内国际的普遍情况是,与IC设计相比,PCB设计过程中的EMC分析和模拟仿真是一个薄弱环节。同时,EMC仿真分析目前在PCB设计中逐渐占据越来越重要的角色。
    发表于 12-04 11:39 0次下载

    关于EMC/EMI模拟仿真的薄弱环节PCB设计过程实例详解

    由于PCB板上的电子器件密度越来越大,走线越来越窄,信号的频率越来越高,不可避免地会引入EMC(电磁兼容)和EMI(电磁干扰)的问题,所以对电子产品的电磁兼容分析显得特别重要。与IC设计相比,PCB设计过程中的
    发表于 08-05 09:45 2093次阅读

    关于PCB设计过程中的EMC/EMI仿真浅析

    应用就非常重要了。但目前国内国际的普遍情况是,与IC设计相比,PCB设计过程中的EMC分析和模拟仿真是一个薄弱环节。同时,EMC仿真分析目前在PCB设计中逐渐占据越来越重要的角色。
    发表于 09-16 11:35 5962次阅读

    浅谈电子电路设计中PCBEMC/EMI的模拟仿真相结合

    (电磁兼容)和EMI(电磁干扰)的问题,所以对电子产品的电磁兼容分析显得特别重要。与IC设计相比,PCB设计过程中的EMC分析和模拟仿真是一个薄弱环节。
    发表于 11-13 15:02 1308次阅读

    PCB设计EMC/EMI的仿真分析

    应用就非常重要了。但目前国内国际的普遍情况是,与IC设计相比,PCB设计过程中的EMC分析和模拟仿真是一个薄弱环节。同时,EMC仿真分析目前在PCB设计中逐渐占据越来越重要的角色。
    发表于 10-16 10:18 2763次阅读

    PCB设计过程中的EMC/EMI仿真分析

    EMC/EMI的仿真需要用到仿真模型EMC/EMI分析要了解所用到的元器件的电气特性,之后才能更好地具体模拟仿真。目前应用较多的有IBIS和SPICE模型。IBIS(I/O Buffer
    发表于 06-28 15:27 1674次阅读
    <b class='flag-5'>PCB设计</b>过程中的<b class='flag-5'>EMC</b>/EMI仿真分析

    高速PCB设计中需要考虑哪些EMC/EMI问题

    高频而忽略低频的部分。 一个好的EMI/EMC设计必须一开始布局时就要考虑到器件的位置, PCB迭层的安排, 重要联机的走法, 器件的选择等, 如果这些没有事前有较佳的安排, 事后解决则会事倍功半, 增加成本。
    发表于 06-25 15:43 1056次阅读

    EMC/EMI的模拟仿真使PCB的设计进入了新的时代

    (电磁兼容)和EMI(电磁干扰)的问题,所以对电子产品的电磁兼容分析显得特别重要。与IC设计相比,PCB设计过程中的EMC分析和模拟仿真是一个薄弱环节。
    发表于 01-24 17:00 976次阅读
    <b class='flag-5'>EMC</b>/EMI的模拟仿真使<b class='flag-5'>PCB</b>的设计进入了新的时代

    十大EMC设计注意事项的详细介绍

    十大EMC设计注意事项 随着对高速电路需求的增长,PCB设计正变得越来越具有挑战性。除了在PCB上设计实际逻辑外,工程师还必须考虑影响电路的其他几个方面,例如功耗,PCB尺寸,环境噪声
    发表于 02-15 10:29 2585次阅读
    十大<b class='flag-5'>EMC</b>设计注意事项的详细介绍

    PCB设计中降低EMI和EMC的七个技巧

    电磁兼容性(EMC)及关联的电磁干扰(EMI)历来都需要系统设计工程师擦亮眼睛,在当今电路板设计和元器件封装不断缩小、OEM要求更高速系统的情况下,这两大问题尤其令PCB布局和设计工程师头痛。
    的头像 发表于 06-07 10:20 4034次阅读

    PCB设计过程中的EMC设计攻略

    在电路设计中,往往只注重提高布线密度,或追求布局均匀,忽视了线路布局对预防干扰的影响,使大量的信号辐射到空间形成干扰,可能会导致更多的电磁兼容问题。因此,良好的布线是决定设计成功的关键。
    发表于 10-11 16:24 2299次阅读

    PCB设计之有效地EMC整改措施

    PCB上的地与金属外壳连接可以有效降低PCB中的高频信号传递到外部线束而产生的辐射,PCB与金属外壳因为电势差产生的共模电流本来是会在PCB板上通过的改变成从外接金属地通过,从而降低产
    发表于 11-08 20:52 944次阅读

    骚扰功率测试

    针对骚扰功率测试失败的对策一般有: 1)在PCB设计阶段,遵守EMC设计规范,合理布线。尽量不留有过长的走线或是面积过大的环路。 2)对于金属端子,一定要注意良好接地,使接地阻抗尽量将至低。
    的头像 发表于 03-23 10:06 2650次阅读
    骚扰功率测试

    国产万物互联主板,工控之外更有创新

    使用的元器件与商业用料不同,需要耐高温、抗潮湿等特殊工业需求。其次,在PCB设计方面,为了增强主板的EMC/EMI性能和稳定性,工业主板采用6层及以上PCB线路板设计。这样,PCB板就
    的头像 发表于 06-14 14:33 261次阅读