0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

切勿让不良参考信号破坏锁相环/合成器中的相位噪声

星星科技指导员 来源:TI 作者:TI 2023-04-07 10:24 次阅读

“人如其食”是一个常见说法,建议您仔细选择食物,因为它会直接影响我们的健康和福祉。

虽然并非精确的比较,但这一概念适用的前提是您将输入参考信号视为食物,由锁相环(PLL)/合成器摄入,这会影响PLL/合成器的性能,可在图1所示的输出相位噪声中可见一斑。在本博文中,我将提供一些实际示例来说明什么是良好的输入参考,不良输入参考会造成何种损坏,以及如何分析给定的输入参考。

poYBAGQvfuWAF4j_AAAbqJmEcI8823.jpg

图1:输入参考噪声也乘以PLL

往后倒推一步,当与压控振荡器(VCO)配对时,PLL成为可锁定到低频信号(来自稳定晶体振荡器的10MHz)的控制环系统,并将其乘以更高的频率(LMX2592可径直乘以9.8GHz)。

示例1

图2所示为单边带相位噪声图。橙色线是100MHz输入参考信号,它使用非常低的相位噪声晶振作为输入参考。本例中的LMX2582合成器将100MHz倍频到5,160.96MHz。如此以来,输入参考噪声也以[20×LOG(5,160.96 / 100)= 34.25dB]的系统成比例增大。棕色线显示放大结果(以数学方式调整)。红色线表示5160.96MHz时LMX2582的输出。

poYBAGQvfuaAbO9BAAClmLEMbJY423.jpg

图2:低相位噪声100MHz输入参考和5160.96MHz LMX2582输出

使用类似于图2中的一个输入参考显示合成器的性能,因为输入参考相位噪声足够低。注意,关键区域在环路带宽(〜300kHz偏移)下,因为超过该偏移频率,输入参考噪声也被过滤,并且将以与红线(在该示例中未示出)相同的方式下降。

还要注意输入参考在约120Hz的峰值。这直接影响输出相位噪声。您可能已在此处看到危险。若噪声在较低偏移处在某处耦合到输入参考源中,那么它可能损坏合成器相位噪声。

示例2

图3考虑了另一个输入参考,这次是一个122.88MHz的晶体振荡器。输出频率仍为5,160.96MHz。此时,输入参考噪声按[20 x LOG(5,160.96 / 122.88)= 32.46dB]的系数进行缩放。查看相位噪声部分2kHz偏移及以下,并将其与图2的输出相位噪声进行比较;您可看到,这个更高的输入参考噪声贡献量直接提高了来自合成器的输出相位噪声。为了从LMX2582实现最佳性能,您还必须为它提供一个足够好的输入参考。并且了解噪声如何缩放和贡献有助于通过其基本相位噪声电平来选择输入参考信号。

pYYBAGQvfueALyqwAACkUv8p-_E195.jpg

图3:一个122.88MHz输入参考和5160.96MHz LMX2582输出

示例3

图4探讨了另一种情况。本例还使用了一个122.88MHz的晶体振荡器,但这次是从振动产生相位噪声的影响。当您点击靠近振荡器的手指时,会出现图4中的那些尖峰。这是在某些基于晶体的振荡器中的已知行为。它的损坏方式与不良相位噪声相同,但若您只是将其留在工作台上并进行测量,您可能不会了解它。这表明在选择输入参考时,重要的是不仅要了解设备的基本相位噪声,还要了解其对振动、老化、温度变化、对电源噪声的弹性和许多其它影响的响应。考虑到这一点,可以帮助选择部件并调试整个信号链。

poYBAGQvfuiAMkLkAACWBvPUv1Y736.jpg

图4:噪声122.88MHz输入参考和5160.96MHz LMX2582输出

要了解这在示例设计中如何工作,请查看我们从降压转换器工作的9.8 GHz RF高性能合成器参考设计。

参考表

作为指导,观察到计算的缩放输入参考噪声的影响是有帮助的。在表1中,您可看到(如预期的那样)若缩放的输入参考相位噪声与PLL相位噪声(表1中的0dB)相同,则您将获得3dB的噪声增量,因为您正将噪声量加倍。同样,若您进一步降低输入参考的相位噪声电平,那么对相位噪声的影响越来越小。

pYYBAGQvfumAJ3TnAACxK3p36PE100.jpg

表1:来自缩放输入参考相位噪声的相位噪声

通过这些示例,我希望我已展示一个良好的输入参考对于从合成器获得最佳性能的重要性。不良输入参考不仅是相位噪声电平过高,且是更易受外部影响(振动,老化,温度,电源)的参考。

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电源
    +关注

    关注

    182

    文章

    16561

    浏览量

    244827
  • 振荡器
    +关注

    关注

    28

    文章

    3520

    浏览量

    137647
  • pll
    pll
    +关注

    关注

    6

    文章

    741

    浏览量

    134584
收藏 人收藏

    评论

    相关推荐

    锁相环频率合成器的方案研究

    ;/p><p>本文用锁相环频率合成器专用芯片MC145152及其外围电路设计了909~915 MHz步进25 kHz的频率合成器,该频率合成器具有较低的
    发表于 03-16 10:59

    锁相频率合成器的设计

    本文设计了一种多锁相频率合成器。多锁相环路有直接数字频率合成(DDS)环路和
    发表于 05-13 09:09

    基于锁相环芯片ADF4106的工作特性设计频率合成器

    合成高性能的载波信号。本文基于锁相环芯片ADF4106设计了一种数字锁相环频率合成器,具有超宽的带宽、较好的
    发表于 09-06 14:32

    一种基于ADF4106的锁相环频率合成器应用实例介绍

    介绍了锁相环路的基本原理,分析了集成锁相环芯片ADF4106的工作特性,给出了集成锁相环芯片ADF4106的一个应用实例,为高频频率合成器的设计提供了很好的思路。 关键词:ADF410
    发表于 07-04 07:01

    驱动高压锁相环频率合成器电路的VCO介绍

    驱动高压锁相环频率合成器电路的VCO
    发表于 01-11 06:02

    如何采用CD4046实现锁相环频率合成器的设计?

    锁相环频率合成器是什么原理?基于CD4046的锁相环频率合成器的设计
    发表于 04-12 06:28

    锁相环频率合成器是什么原理?

    频率合成器的主要性能指标锁相环频率合成器原理锁相环频率合成器捕捉过程的分析与仿真
    发表于 04-22 06:27

    锁相环频率合成器:相位噪声问题和宽带循环

    锁相环频率合成器:相位噪声问题和宽带循环: In this chapter we locate the context of this thesis by introdu
    发表于 07-25 17:18 0次下载

    集成锁相环频率合成器,什么是集成锁相环频率合成器

    集成锁相环频率合成器,什么是集成锁相环频率合成器 频率合成的历史 频率合成器被人们喻为众多
    发表于 03-23 11:45 777次阅读

    不要让不良信号摄入破坏锁相环(PLL)/合成器

    人如其食是一个常见说法,建议您仔细选择食物,因为它会直接影响我们的健康和福祉。虽然并非精确的比较,但这一概念适用的前提是您将输入参考信号视为食物,由锁相环(PLL)/合成器摄入,这会影响PLL/
    发表于 04-08 01:01 1246次阅读
    不要让<b class='flag-5'>不良</b><b class='flag-5'>信号</b>摄入<b class='flag-5'>破坏</b><b class='flag-5'>锁相环</b>(PLL)/<b class='flag-5'>合成器</b>

    CN-0369:低相位噪声的转换锁相环频率合成器

    CN-0369:低相位噪声的转换锁相环频率合成器
    发表于 03-20 13:21 5次下载
    CN-0369:低<b class='flag-5'>相位</b><b class='flag-5'>噪声</b>的转换<b class='flag-5'>锁相环</b>频率<b class='flag-5'>合成器</b>

    锁相环合成器

    锁相环合成器
    发表于 04-12 21:15 9次下载
    <b class='flag-5'>锁相环合成器</b>

    锁相环合成器

    锁相环合成器
    发表于 06-16 19:30 11次下载
    <b class='flag-5'>锁相环合成器</b>

    切勿不良参考信号破坏锁相环/合成器中的相位噪声

    切勿不良参考信号破坏锁相环/合成器中的相位
    发表于 11-02 08:15 1次下载
    <b class='flag-5'>切勿</b>让<b class='flag-5'>不良</b>参考<b class='flag-5'>信号</b><b class='flag-5'>破坏</b><b class='flag-5'>锁相环</b>/<b class='flag-5'>合成器</b>中的<b class='flag-5'>相位</b><b class='flag-5'>噪声</b>

    锁相环频率合成器的优缺点

    锁相环频率合成器的优缺点  锁相环频率合成器,又称为PLL(Phase Locked Loop),是一种广泛应用的电路,能够将输入信号的频率
    的头像 发表于 09-02 14:59 1445次阅读