0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Cortex-M0中断控制和系统控制之异常屏蔽寄存器PRIMASK

安芯教育科技 来源:灵动MM32MCU 2023-03-25 10:18 次阅读

Cortex-M0处理器允许两种形式的中断请求:电平触发和脉冲输入。

电平触发是外设的中断请求有持续的电平信号,若电平信号在处理器从ISR返回之前没有被取消,则中断返回后将再次触发已经服务过的中断。

脉冲中断是在信号的上升沿同步采样的中断信号,为了确保NVIC检测到中断,外设必须维持中断信号至少一个时钟周期,在此期间,NVIC检测脉冲和锁存中断。后续的脉冲可以将暂挂状态加到活动中断中,使状态为中断活动且挂起。然而,在有限周期内发生的多个脉冲只登记作为中断调度的单个事件。

哪些中断是电平触发的,哪些是脉冲触发的,具体选择哪一种是根据芯片设计来决定,不过大多数的外设使用电平触发中断输出。

一、电平触发和脉冲输入

Cortex-M0处理器锁存所有中断,外围中断成为等待其中一个原因是:

NVIC检测到中断信号被置位并且对应的中断不是active

NVIC检测到中断信号的上升沿

软件写入相应的中断集挂起寄存器

挂起的中断将一直挂起,直到下列情况之一发生:

处理器为中断进入ISR,这将改变中断的状态等待活跃:

对于电平触发型中断,当处理器从ISR返回时,NVIC采样中断信号。如果中断信号仍然有效,表示中断的状态更改为pending,这可能会导致处理器立即重新进入ISR。否则,中断的状态将变为非活动状态。

对于脉冲触发型中断,NVIC继续监视中断信号,如果这样触发时,中断状态变为挂起和活动状态。在这种情况下,当处理器从ISR返回中断状态时,中断状态变为挂起状态可能会导致处理器立即重新进入ISR。如果中断信号不是脉冲而处理器是在ISR,当处理器从ISR返回中断状态变为非活动状态。

软件写入相应的中断清除寄存器位。

对于电平触发型中断,如果中断信号仍然有效,则中断的状态中断不会改变。否则,中断的状态将变为非活动状态。
对于脉冲中断,中断状态变为:

inactive,如果状态是pending

active,如果状态是活动的和挂起的

二、中断处理

当中断事件发生时,由于外设连接到了NVIC上,中断信号就会得到确认。在处理器执行中断服务并且没有清除外设的中断的信号以前,该信号会保持高电平。在NVIC内部,当检测到有中断发生时,该中断的挂起状态会被置位,当处理器接受该中断并且开始执行中断服务后,挂起状态就会被清除。

cb54b080-ca45-11ed-bfe3-dac502259ad0.png

针对脉冲输入的中断请求,这种情况下,在中断得到服务之前,挂起状态寄存器将会一直保持该请求。

cb76bbd0-ca45-11ed-bfe3-dac502259ad0.png

如果中断请求没有立即执行,并且在确认之前被软件清除了,处理器将会忽略掉本次请求,并且不会执行中断处理。

如果在软件清除挂起状态时,外设仍然保持着中断请求,挂起状态寄存器还会立即生成。

三、中断等待

通常情况下,处理器的中断等待时间为16个周期,这个等待时间从中断确认的处理器时钟周期开始,一直到中断处理开始执行结束。

计算中断等待需具备以下前提:

该中断使能并没有PRIMASK或者其他正在执行的异常处理所屏蔽1

存储器系统没有任何等待状态,在中断处理、压栈、取向量表或者中断处理开始时取指都会用到总线传输,如果存储器系统需要等待,那么总线传输时产生的等待状态则可能使得中断延迟。

下面几种情况可能会导致不同的中断等待:

中断的咬尾连锁,如果一个中断返回时立即产生另外一个中断请求,处理器就会跳过出栈和压栈时间,减少了中断等待时间。

延迟到达,如果中断发生时,另外一个低优先级中断正在进行压栈处理,由于延迟到达,高优先级的中断就会立即执行,这样会导致高优先级的中断等待时间减少。

四、异常屏蔽寄存器PRIMASK

有些对时间敏感的应用,需要在短时间内禁止响应所有的中断,对于这种应用,处理器不是直接使用中断使能、禁止控制寄存器来禁止所有中断再恢复,而是一个单独的特殊寄存器 - PRIMASK,通过它可以屏蔽掉除了NMI和HardFault异常的其他的所有的中断和系统异常。

PRIMASK寄存器只有1位有效,并且在复位后默认为0。该寄存器为0时,所有的中断和异常都处于允许状态,设置为1后,只有NMI和HardFault处于使能状态。

MOVSR0,#0x1;//中断#2
MSRPRIMASK,R0;//将R0的值送到PRIMASK

NVIC编程提示软件使用CPSIE i和CPSID i指令来启用和禁用中断。

CPSIEi;//清除PRIMASK(使能中断)
CPSIDi;//设置PRIMASK(不响应中断)

CMSIS设备驱动库提供了C语言的实现函数,用户可以直接使用函数来设置和清除PRIMASK寄存器:

void__disable_irq(void)//不响应中断
void__enable_irq(void)//启用中断

在对时间敏感的程序完成后,应该清除PRIMASK。要不然即使在中断处理中使用__disable_irq()函数,处理器将停止接受新的中断请求。主要原因是PRIMASK寄存器和Xpsr是相互独立的,因此异常返回不会影响中断屏蔽状态。

五、NVIC使用提示

确保软件使用正确对齐的寄存器访问,处理器不支持对 NVIC 寄存器的未对齐访问。

即使中断被禁用,它也可以进入挂起状态。

禁用中断只能防止处理器处理中断。

在对中断向量表重定义之前,必须包含所有的异常中断,例如 NMI、HardFault 和外设中断等。





审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    18298

    浏览量

    222283
  • Cortex-M0
    +关注

    关注

    4

    文章

    122

    浏览量

    38356
  • ISR
    ISR
    +关注

    关注

    0

    文章

    38

    浏览量

    14296
  • NVIC
    +关注

    关注

    0

    文章

    35

    浏览量

    11521
  • 中断控制
    +关注

    关注

    0

    文章

    26

    浏览量

    8802

原文标题:Cortex-M0中断控制和系统控制(三)

文章出处:【微信号:Ithingedu,微信公众号:安芯教育科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    Cortex-M内核来详细讲讲中断优先级和嵌套!

    Control Block,系统控制块)。实际上,SCB是作为NVIC的一部分来实现的,不过在CMSIS-Core,将其定义在了独立的结构体。除此之外,处理
    发表于 08-27 17:40

    灵动微课堂 (第175讲) | Cortex-M0中断控制系统控制(一)

    Controller)集成在Cortex-M0处理里,它与处理内核紧密相连,并且提供了中断控制功能以及对
    发表于 07-29 17:14

    灵动微课堂 (第176讲) | Cortex-M0中断控制系统控制(二)

    每一个外部中断都有一个对应的优先级寄存器Cortex-M0NVIC-IPR共有8个寄存器,而每个寄存
    发表于 07-29 18:49

    灵动微课堂 (第177讲) | Cortex-M0中断控制系统控制(三)

    ,这样会导致高优先级的中断等待时间减少。04异常屏蔽寄存器PRIMASK有些对时间敏感的应用,需要在短时间内禁止响应所有的中断,对于这种应用
    发表于 07-29 18:51

    灵动微课堂 (第178讲) | Cortex-M0中断控制系统控制(四)

    Cortex-M0系统控制块(SCB)是内核外设的主要模块之一,提供系统控制以及系统执行信息,包括配置,控制,上报
    发表于 08-06 14:49

    修改PRIMASK寄存器的值的方法

    PRIMASK 和FAULTMASK寄存器在很多应用需要暂时屏蔽所有的中断进行一些对时序要求较高的任务,不然容易发生bug,例如I2C通讯
    发表于 08-13 07:20

    灵动微课堂 (第179讲) | Cortex-M0中断控制系统控制(五)

    SysTick 异常逻辑,读取该寄存器会在访问时返回其值。01SysTick寄存器SysTick定时主要由4个寄存器组成:在CMSIS
    发表于 08-13 16:24

    灵动微课堂 (第180讲) | Cortex-M0中断控制系统控制(六)

    调用,相互之间的状态切换开销几乎为零。Cortex-M0处理基于ARMv6-M架构,是一款功耗和性能较为均衡的处理Cortex-M0
    发表于 08-23 11:02

    基于Cortex-M0中断系统的IP集成与中断服务函数设计

    为极术线上技术分享干货汇总(含PPT下载及视频回放及线下活动资料下载,持续更新,欢迎收藏~整理:极术社区集创赛Arm杯彭吉安-(集创赛)基于Cortex-M0中断系统的IP集成与中断
    发表于 12-14 07:15

    STM32中断和事件是什么意思

    都可以对中断或事件进行控制。编号4受中断屏蔽寄存器和编号3的输出控制,为一个与门电路,当中断
    发表于 01-14 08:35

    Cortex-M0中断控制系统控制(二)

    每一个外部中断都有一个对应的优先级寄存器Cortex-M0中NVIC-IPR共有8个寄存器,而每个寄存器管理4个IRQ
    发表于 02-08 15:48 2次下载
    <b class='flag-5'>Cortex-M0</b><b class='flag-5'>中断</b><b class='flag-5'>控制</b>和<b class='flag-5'>系统控制</b>(二)

    Cortex-M0中断控制系统控制

    Cortex-M0采用Armv6-M架构,优先级寄存器配置位有8位,但是有效位只有最高2位,这个地方很多人使用了Cortex-M3后一直也认为Cortex-M0也是最高3或4位有效位
    的头像 发表于 04-24 11:20 2642次阅读

    Cortex-M0中断控制系统控制知识点

    每一个外部中断都有一个对应的优先级寄存器Cortex-M0中NVIC-IPR共有8个寄存器,而每个寄存器管理4个IRQ
    的头像 发表于 03-20 09:28 2338次阅读

    Cortex-M0系统控制块(SCB)介绍

    Cortex-M0系统控制块(SCB)是内核外设的主要模块之一,提供系统控制以及系统执行信息,包括配置,控制,上报
    的头像 发表于 03-25 15:14 3495次阅读

    PRIMASK寄存器开、关总中断的指令代码

    。我们可以对特殊功能寄存器PRIMASK写1来关闭/屏蔽优先级不高于0【数字大于0】的所有可配置中断中断响应。对其写0,放弃关闭/
    的头像 发表于 06-21 16:32 3625次阅读
    <b class='flag-5'>PRIMASK</b><b class='flag-5'>寄存器</b>开、关总<b class='flag-5'>中断</b>的指令代码