像这样的事情几乎每周都在发生,
前天是MDX access fail,今天是I2C fail。
因为做的次数多了,就成了熟练工,想起我刚工作前几周每隔几天都要问公司的前辈,我这I2C怎么又不通了...今天通了,明天又不通了。
故障现象:
I2C 接口访问reg不通。
Part 02
DEBUG过程:
三板斧,直接量I2C/SDA对地IO阻值,clk 几K、sda几M,没有太大异常,因为有上下拉电阻。
然后直接量示波器波图,很明显它“羊”了。
放大看一下,这些上下脉冲,其实就是clk的正负边沿
Part 03
因为有先前 [debug04]GPIO对地短路问题 的经验,波图极其相似。
我们这次直接给出结论:
CLK信号 drive不动,看波图疑似clock对地短路/存在较大容性负载。
查PCB背后贴了大电容(巨大,uF级)。拆除电容,故障恢复,结题~
我们可以对比下2种case,短路/容性负载下的波图差异:
大容性负载:
短路:
我做下猜测:
clk跳变沿,短路的脉冲更窄,容性负载应当脉冲更宽,谁更容易产生振铃?打个问号
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
IO
+关注
关注
0文章
395浏览量
38486 -
I2C
+关注
关注
27文章
1335浏览量
120568 -
DEBUG
+关注
关注
3文章
82浏览量
19332
发布评论请先 登录
相关推荐
高频驱动电源带容性负载
大家好。 小弟最近做了一个频率为4MHz,峰峰值为60V的正弦波输出驱动电源,用来驱动一个容性负载。空载的时候我用示波器的1M阻抗档测波形,峰峰值位60V.但是我把我的容
发表于 06-27 11:22
电源的容性负载是什么?
DC/DC电源模块,一般有一个最大容性负载。那么在设计电路的时候,1.输出端滤波电容应该不能超过这个最大值?2.输出端如果接运放等芯片的时候,怎么判断该芯片等效的
发表于 11-26 14:31
Videostrong商显主板RK3288 I2C 通讯介绍资料
,可不填),200k,1000k;400k示例: clock-frequency = ;2. i2c_clk上升沿时间, 下降沿时间;当需要I²C速率配置超过100k时,
发表于 06-15 10:11
关于ADA4807-2的容性负载问题
ADA4807-2的数据手册有关于容性负载的描述,其中图69可以看到,对于较大的电容,无需串联电阻来维持稳定性。同时,图68可见,电容越小,需要的串联电阻越大但是,按照之前学习的理论,
发表于 08-09 07:44
使用CyControl编程I2C串行EEPROM导致失败
我用cycontrol程序程序I2C串行EEPROM在我开发的系统有问题。它似乎正常(检查I2C的SCL和SDA与示波器)但它总会导致失败。有人有任何想法来帮助解决这个问题吗?这种方法
发表于 02-20 14:10
解析DDR设计中容性负载补偿的作用
电压和反射回来的电压幅值。脉冲信号需要有一个来回的过程。所以阻抗曲线中时间点实际是传输线时延的两倍。
从上面链路阻抗曲线结果来看,容性负载导致链路阻抗瞬间降低,然后又缓慢上升恢复到原
发表于 05-16 17:57
求助,关于ADA4807-2的容性负载问题
ADA4807-2的数据手册有关于容性负载的描述,其中图69可以看到,对于较大的电容,无需串联电阻来维持稳定性。
同时,图68可见,电容越小,需要的串联电阻越大
但是,按照之前学习
发表于 11-17 12:14
I2C_CLK容性负载导致access失败怎么解决
像这样的事情几乎每周都在发生,前天是MDX access fail,今天是I2C fail。 因为做的次数多了,就成了熟练工,想起我刚工作前几周每隔几天都要问公司的前辈,我这I2C怎么又不
评论