混合波束成形接收机动态范围理论实践

作者：Peter Delos、Sam Ringwood和Michael Jones

本文介绍了相控阵混合波束成形架构中接收机动态范围指标的测量与分析的以下比较。商用 32 通道开发平台用于通过测量验证分析。回顾了子阵列波束成形的接收机分析，重点是处理模拟子阵列中信号组合点时信号增益和噪声增益之间的差异。显示了对开发平台接收器性能的分析，并与测量结果进行了比较。讨论了结果摘要，旨在提供一个测量与建模的参考点，可用于预测大型系统的性能。

介绍

相控阵波束成形架构大致可分为模拟波束成形系统、数字波束成形系统或两者的某种组合，利用模拟子阵列进行数字处理以形成最终的天线波束方向图。后一类基于数字组合的子阵列通常称为混合波束成形，因为它使用模拟和数字波束成形的组合。

在业界对软件定义天线的追求中，人们非常希望全数字相控阵能够最大限度地提高天线模式可编程性。在实践中，特别是随着频率的增加，封装、功耗和数字处理方面的挑战迫使数字通道数量减少。混合波束成形提供了实现工程师通常需要的数字信道密度缓解，因此在未来一段时间内可能会成为一种实用的选择。

图1展示了一个具有代表性的混合波束成形架构，显示了该架构中的主要子系统。大多数混合波束成形系统都是这一概念的某种变体。从右到左的图表可以直观地描述架构：从空气中的波前入射到天线元件，通过微波电路到数据转换器，然后通过数字处理并进入最终的数字波束数据。该图将混合波束成形架构说明为七个子系统的组合：

天线元件：将空气中的微波能量转换为同轴介质上的微波信号。

发送/接收 （T/R） 模块：这些模块包含接收低噪声放大器 （LNA） 和发射高功率放大器 （HPA） 以及用于在发射和接收之间进行选择的开关。

模拟波束成形：将选定数量的晶片组合成模拟子阵列。

微波上/下变频：如果工作频率大于数据转换器的工作范围，则使用频率转换从工作频率转换为适合数据转换器的中频（IF）。

数据转换器：将微波频率转换为数字字。

数字上/下变频：随着高速数据转换器的普及，数据转换器速率通常大于处理带宽所需的速率。通过使用嵌入在数据转换器集成电路（IC）中的数字上/下变频功能，将同相/正交相位（I/Q）数据流降低到与应用处理带宽相称的较低速率，可以节省系统功耗。

数字波束成形：最后，将I/Q数据流组合成加权和，形成最终的数字波束数据。

图1.通用混合波束成形射频框图。

微波工程师在混合波束成形架构中面临的挑战之一是随着系统架构的发展进行性能预测。级联微波分析有据可查且易于理解。数字波束成形测量已被记录在案，2,3,4但是，在外推到更大的系统设计时，记录的测量与建模的混合波束成形微波指标有限，可用作参考。

本文 介绍 了 混合 波束 成形 系统 的 接收 机 动态 范围 分析， 并 比较 了 32 单元 混合 波束 成形 测试 平台 的 测量 结果 与 预测 结果。混合波束成形原型平台最初是为了在代表性架构中验证IC设计，并实现X波段（8 GHz至12 GHz）相控阵架构的快速原型设计。然而，随着表征的开始，很明显需要一种系统地预测性能指标的方法。我们的目的是记录分析方法以及测量数据的比较，使工程师能够构建具有特征参考的类似但更大的系统。

原型硬件

开发了32元混合波束成形原型平台5如图 2 所示。详细的信号链如图3所示。

图2.X 波段（8 GHz 至 12 GHz）相控阵原型设计和开发系统。

图3.原型硬件详细框图。

前端由 32 个发送/接收模块和 8 个模拟波束成形 IC （BFIC） 组成。两个 BFIC 输出组合产生四个 8 元素子阵列。四个子阵列连接到 4 通道微波上/下变频器。然后，4通道微波上/下变频器连接到包含四个模数转换器（ADC）和四个数模转换器（DAC）的数字化仪IC。ADC的采样速率为4 GSPS，而DAC的采样速率为12 GSPS。

表征的微波频率为8 GHz至12 GHz。本振（LO）设置为高端LO，固定IF中心为4.5 GHz。在此IF频率下，ADC在第三个奈奎斯特区采样。

商用FPGA板用于数据采集。已经开发了一个MATLAB计算机控制接口，可以在真实硬件中快速表征模拟波形。数据分析在MATLAB中进行后处理。®

模拟子阵列级联分析

所有传统的级联方程都适用于模拟子阵列的级联分析，但信号组合点除外。如果信号在合路器点的幅度和相位匹配，并且噪声不相关，则信号增益和噪声增益将不同。因此，需要一种方法来以不同的方式跟踪这些术语。

使用的方法

图 4 说明了所使用的方法。图4a显示了信号增益和噪声增益发散点。实合路器具有插入损耗项和理论组合项。这可以如图4b所示进行解释。最后，如果如图4c所示跟踪噪声温度，则可以在每个级的输入和输出端跟踪噪声功率。

图4.模拟相干组合的级联分析方法：分别跟踪信号增益和噪声增益。跟踪器件噪声温度和折合到输入端的器件噪声功率提供了一种分别跟踪这些增益项的方法。

为了计算任何级输出端的噪声功率，将折合到输入端的分量噪声线性添加到输入噪声中，然后转换回dBm/Hz并添加到分量噪声增益中。

要根据器件噪声系数计算折合到输入端的噪声，请计算噪声温度并转换为折合到输入端的噪声功率。

噪声温度（Te） 可根据器件噪声系数计算为

其中 T 是以开尔文为单位的环境温度。

根据噪声温度，可以计算出折合到输入端的元件噪声：

其中 k 是玻尔兹曼常数。

连贯梳理的直观描述

信号与噪声组合的直观视图有助于可视化该方法的目的。我们首先假设已经执行了校准，导致所有信号在幅度和相位上都匹配，并且噪声不相关，但在组合器输入端的所有通道上的幅度也相等。

如果仅启用了元素的子集，我们还需要一种方法来跟踪结果，这在校准或各种测试和调试配置中通常就是这种情况。

信号和噪声输出电平可计算为：

信号功率 = 输入功率 + 信号增益 信号增益
= 20log（打开通道数） – 插入损耗 – 10log（合路器输入端口数
）

噪声功率 = 输入噪声功率 + 噪声增益 噪声增益
= 10log（打开通道数） – 插入损耗 – 10log（
合路器输入端口数）

请注意此方法的结果。表1总结了几个模拟合路器通道数的信号增益和噪声增益，包括每个输入都通电和校准的情况，或者只有一个输入而其他端口端接的情况。

组合通道数	信号增益（全开）	噪声增益（全开）	信号增益（一开）	噪声增益（单开）
2	3	0	–3	–3
4	6	0	–6	–6
8	9	0	–9	–9

级联电子表格

使用所述方法，创建了图 5 中的级联电子表格。包括跟踪启用的元素数量的规定。显示了启用单个元素的情况以及启用所有八个元素的情况。

图5.级联计算。

数据转换器捕获数据后，测量结果来自数字数据的快速傅里叶变换（FFT），因此数据转换器规格包含在结果中。跟踪的最终指标是称为接收器输入的 ADC 指标。为了快速验证测量结果，还计算了给定输入功率的预期FFT幅度和互调积。

测量数据

测试设备

测试设置如图2和图3所示。用于提供接收器输入、LO、ADC采样时钟和整体系统参考时钟的特定实验室设备如表2所示。利用系统内的数字化仪IC捕获以下结果中显示的样本。

设备功能	品牌/型号	评论
接收器输入源	是德科技 E8267D 转 32 通道模拟分路器	发送/接收模块的输入，针对 –50 dBm 的功率电平进行了校准
LO 源	是德科技 E8267D	上/下变频板的输入为 5 dBm
模数转换器时钟	罗德与施瓦茨SMA100B	AD9081的输入频率为12 GHz，内部除以3，提供4 GSPS ADC时钟
参考时钟	是德科技 N5182B	100 MHz 频率

校准

对于所有测量，在数据分析之前都要进行校准。该系统由 32 个天线元件、8 个 BFIC 和一个包含 4 个 ADC 的数字化仪 IC 组成。四个数字化仪 IC ADC 信号链中的每一个都包括数字下变频器形式的硬化数字信号处理 （DSP） 模块，其内部是数控振荡器 （NCO），能够在子阵列级别的四个数字化通道中的每一个上应用相移。因此，八个天线元件构成本文定义的单个子阵列，并共享一个公共ADC和DSP信号链。系统中可用的相位和幅度调整通过 BIC 在模拟域中实现，并通过 NCO 和可编程有限脉冲响应 （PFIR） 模块在数字域中实现。

最初，选择通道 1 作为所有其他通道对齐的基线。在模拟域中，BFIC 可变增益放大器 （VGA） 用于对齐整个阵列的幅度，BFIC 移相器 （PS） 用于对齐子阵列内的相位。在数字域中，NCO相位偏移用于对齐每个子阵列的相位。

校准首先为每个子阵列一次启用一个模拟通道（例如，通道1、通道3、通道17和通道19，如图6右侧所示），以便数字化仪IC上的四个ADC同时对总共四个信号进行数字化。这允许计算每个子阵列通道的相对相位偏移误差，该误差与每个子阵列之间的相位误差直接相关。在计算出相对于参考通道1的所有三个通道的相位偏移误差后，将应用计算出的NCO相位偏移，并按通道补偿该相位误差，使所有子阵列同相对齐。

图6.校准利用了模拟相位控制和数字相位控制旋钮。

在此之后，子阵列 2、3 和 4 中的原始三个通道被禁用，子阵列 2、3 和 4 中的三个独立通道被启用。相对于子阵列1上的基线通道1，同时捕获所有四个通道，可以计算这三个新通道的相位误差。一旦计算出这些相位误差，就会使用BFIC移相器来补偿该相位误差。重复此过程，直到模拟域和数字域中的所有通道都相位对齐。为了对齐子阵列 1 中的每个通道，将子阵列 2 中的相位对齐通道 3 用作比较点，因为它在校准序列的第一步之前进行了相位对齐。结果是模拟相位调整补偿子阵列内的相位误差，而NCO相位偏移补偿子阵列之间的相位误差。

FFT

所有性能测量均基于连续波 （CW） 数据捕获的 FFT 进行评估。信号发生器设置为相干频率，FFT中不应用加权。 图7显示了单音测量的代表性FFT。

图7.单音FFT，显示RF输入为~10 GHz、–50 dBm、LO = 14.5 GHz、5 dBm、4 GSPS、粗NCO= 550 MHz、DDC：16×、250 MSPS I/Q数据速率和FFT，4096个样本。

从左到右的图是：启用单个元素，子阵列中的所有八个元素以及数字组合的四个子阵列。从这些FFT中，我们可以开始观察到混合波束成形对接收器动态范围的影响。

当子阵列中启用 N 个元件时，信号功率增加 20logN。噪声功率也增加，整体信噪比提高。

当子阵列以数字方式组合时，数据中会出现位增长。基于额外位执行FFT会导致相对于满量程的信号电平保持不变，但噪声相对于满量程降低。

许多元件上的杂散成分在子阵列级别上增加幅度，但在子阵列之间不相关，并在全阵列级别降低为噪声。

图8显示了双音测量的代表性FFT。这些图从左到右依次为：启用单个元素、子阵列中的所有八个元素以及数字组合的四个子数组。减小了FFT跨度，以实现互调产物的可视化。

图8.具有RF输入的双音FFT：~10 GHz，–50 dBm LO = 14.5 GHz，5 dBm，具有4 GSPS，粗NCO= 550 MHz的ADC，DDC：16×，250 MSPS I/Q数据速率，以及具有4096个样本的FFT，绘图放大到±10 MHz。

互调产物随着元件的启用而增加。这是由于合路器后电路中的功率更高，因此互调产物更高。然而，由于模拟子阵列以数字方式组合，双音信号和互调产物的幅度接近平均值。

在此测试配置中，观察到主载波裙边的相关相位噪声。在这种配置中，所有通道都有一个公共LO、一个公共RF输入和公共电源。在实践中，对于大型阵列，应避免这种情况。有关阵列中跟踪相关噪声与不相关噪声的进一步讨论，请参阅文章“在16通道演示器中验证的基于经验的多通道相位噪声模型”、“相控阵分布式直接采样S波段接收器的测量摘要”和“具有分布式锁相环的相控阵的系统级LO相位噪声模型”。

性能测量

图9提供了全面的接收器性能测量摘要。

图9a是FFT在整个频率范围内的相对于满量程的幅度。利用这些数据和输入功率，可以如图9b所示计算接收器满量程电平。

图9c是在FFT处理中计算的以dBFS/Hz为单位的噪声频谱密度（NSD）。去掉了载波周围的几个FFT箱，因此噪声代表白噪声，不受测试配置的相位噪声的影响。

基于图9a和图9c，可以计算信噪比（SNR），如图9d所示。观察到两种效果。首先，在子阵列级别，信噪比的增加略高于10logN。这是因为梳理后的噪声功率较高，合路器后器件的噪声系数影响较小。其次，随着子阵列以数字方式组合，SNR增加10logN。

图9e显示了单个元件、子阵列和完整数字化阵列的无杂散动态范围（SFDR）。随着更多元素添加到数组中，我们看到持续改进，表明测试配置中的所有杂散都是不相关的。

图9f显示了输入三阶交调截点（IIP3）。这个结果直观地来自双音FFT。由于互调产物的增加，子阵列IIP3较低。阵列级 IIP3 接近子阵列级的平均值。

请注意，对于所有这些测量值，数据非常接近级联分析中的建模值。除图 9d 和 9e 之外的所有图都包含建模值，因为这些图是间接确定的，未在电子表格中明确定义。

图9.接收器性能测量。

意见摘要

从假设所有信号在相位和幅度上对齐开始，测量结果与预测非常吻合。级联分析需要在模拟合路器点分离信号增益和噪声增益。基于噪声输入和器件输入参考噪声跟踪噪声功率是一种有效的方法。

在打开通道时的子阵列级别：

信噪比的提高略大于10logN。

信号增加 20logN。

噪声增加略小于10logN。

模拟合路器后的噪声功率较大。

模拟合路器之后组件的NF影响较小。

IIP3随着信号组合而降低，因为
模拟合路器之后器件上的信号较大。

杂散通常在模拟子阵列中相关。这是因为
源位于模拟合路器之后，因此无论微波信道是否使能，都会测量
相同的杂散。

当子阵列以数字方式组合时：

信噪比增加 10logN

信号功率保持恒定

以 dBFS/Hz 为单位的噪声功率降低

IIP3 接近平均值

观察到的杂散在数字渠道中是不相关的。

相关相位噪声项值得注意。在此测试配置中观察到相关相位噪声。这可以从图8中的近噪声中看出，其中频率轴被放大到足以显示效果。使用来自测试设备的通用微波输入和LO输入。这意味着微波信号和LO相位噪声是相关的。共享功率也会导致相关贡献，并且在此测试配置中共享电压。在此测试配置中，我们没有在接收机测试期间调试相关相位噪声的主要来源。但是，注意到这一点，并且仍然是此硬件中未来调查的一个领域。

审核编辑：郭婷