0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

高速信号线通过耦合电容后的影响

硬件工程师炼成之路 来源:开仿啦 作者:开仿啦 2022-10-27 09:15 次阅读

我们经常见到信号中串有耦合电容,如下结构。

d6a9f5cc-558c-11ed-a3b6-dac502259ad0.png

AC耦合电容的作用有:

隔离直流分量;

允许电容两端使用不同level的电压值;

防止热插拔时的瞬态电流

协议要求,检测对端用;

等等...

这些不是我们的重点,下面我们来直观的看一下,信号通过电容后的影响;

对于一个没有AC耦合电容的100MHz信号波形如下:

d6b9b9f8-558c-11ed-a3b6-dac502259ad0.png

d6c20e28-558c-11ed-a3b6-dac502259ad0.png

此时1V摆幅的波形中含有1V的直流分量;

信号过了220nF AC耦合电容后:

d6ce197a-558c-11ed-a3b6-dac502259ad0.png

d6dc7358-558c-11ed-a3b6-dac502259ad0.png

此时,经过100nF耦合电容后,信号当中的1V直流分量没有了;

此时可以在电容后边加上其他level的电平:

d6e9410a-558c-11ed-a3b6-dac502259ad0.png

d6f4e5b4-558c-11ed-a3b6-dac502259ad0.png

这就是信号通过AC耦合电容后,隔去直流成分,以及达到收发芯片使用不同电平的效果;

接下来,我们看一下容值的选择:

电容的阻抗 Z=1/(2*pi*freq*C)

由此可见,当选择的电容过于小时,对于低频部分阻抗越大,下面直观观察波形:

发送端驱动一个上升跳变边沿,波形如下:

d75e89f6-558c-11ed-a3b6-dac502259ad0.png

在此基础上,加上100nF的电容,波形如下:

d75e89f6-558c-11ed-a3b6-dac502259ad0.png

此时,跳变信号经过100nF电容后,几乎没有变化,减小电容为10pF时,波形如下:

d7726930-558c-11ed-a3b6-dac502259ad0.png

逐渐增加电容大小:

d77b239a-558c-11ed-a3b6-dac502259ad0.png

d7a4f1de-558c-11ed-a3b6-dac502259ad0.png

仿真波形,可以直观的得出结论,电容容值越大,信号越可以顺利通过;

这里就是一个电容充电的时间常数问题,τ=RC

而电容的电流 I(t)=A*(e的-t/RC)

从公式中可以看出,通过电容的电流迅速升高,然后按照上述公式,程倒指数下降,而下降的速度和指数的幂有关,幂越大,下降的越快,而当幂当中的τ,也就是RC的值越小时,电容电流下降的越快,相反,当RC,也就是电容的值越大时,电容电流下降的越慢,如上图,当电容达到50nF时,几乎能保持相当的时间了,足够满足100Mhz以上的信号了。

电容的电流见下图:

d7b0ad9e-558c-11ed-a3b6-dac502259ad0.png

可以看到,电容电流的形状和通过电容后的波形形状是一样的;

通过演示,可以很直观的了解信号通过电容后是什么样的;

看样子,电容要选大一点的;

当然也不是越大越好,原因之一就是,电容都不是理想电容,还有寄生电感(ESL)和等效串联电阻(ESR);

下面看一下在100nF的电容后面紧跟着一个10 mOhm的电阻,波形如下:

d7b9fbba-558c-11ed-a3b6-dac502259ad0.png

d7c27984-558c-11ed-a3b6-dac502259ad0.png

可以看到,波形几乎没有变化,由于寄生电阻很小,没有构成影响;

继续串接一个0.4nH的电感,波形如下:

d7ca6234-558c-11ed-a3b6-dac502259ad0.png

d7d419a0-558c-11ed-a3b6-dac502259ad0.png

当前上身边沿为30ps,可见几乎也没有影响,下面来对比一下不同电感值的波形:

d7ec12c6-558c-11ed-a3b6-dac502259ad0.png

由此可见,当电感大了之后,信号的边沿会变缓,因为,电感阻高频,所以边沿中的高频成分有所衰减,但是电感要到几nH之后才会体现出这种影响,而一般几uF,几百nF的电容寄生电感大概为0.4~0.6左右(因厂家、封装而异),因此一般选择100nF、220nF的电容是比较合理的。

下面看一下电容容值和其寄生电感的值对频谱的衰减程度:

d7fb9052-558c-11ed-a3b6-dac502259ad0.png

d809fd7c-558c-11ed-a3b6-dac502259ad0.png

不同容值电容的衰减频谱

d83a2830-558c-11ed-a3b6-dac502259ad0.png

d842aa6e-558c-11ed-a3b6-dac502259ad0.png

不同寄生电感的衰减频谱

可以看到,实际的电容相当于一个带通滤波器,而对于1nH的电感,高频部分要到11GHz的频率才衰减到-3dB。

对于电容容值的选择,以及信号通过电容后的影响,我们已经非常清楚了;

当然电容不是越大越好的原因之二,就是电容大了之后封装也会大,从而PCB的焊盘也会大,这对信号的阻抗会造成较大影响。





审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 滤波电容
    +关注

    关注

    8

    文章

    436

    浏览量

    39773
  • 高速信号
    +关注

    关注

    1

    文章

    192

    浏览量

    17628
  • 耦合电容
    +关注

    关注

    2

    文章

    134

    浏览量

    19524

原文标题:高速信号线上的滤波电容大小

文章出处:【微信号:gh_3a15b8772f73,微信公众号:硬件工程师炼成之路】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    请教高手:关于信号线跨分割的问题

     如果信号线必须跨电源或地平面分割的话,则需要桥接电容。那么桥接电容的位置是否要靠近信号线,为什么?有没有理论根据?
    发表于 02-10 16:48

    高速数合逻辑电路中信号线的电磁发射频谱原理

    高速数合逻辑电路中信号线的电磁发射频谱原理 提要    本文主要讨论高速数合逻辑电路中,信号线的电磁发射频谱。作者提供一个模型
    发表于 10-21 14:59

    PCB上信号线的电磁发射频谱

    PCB上信号线的电磁发射频谱 本文主要讨论高速数合逻辑电路中,信号线的电磁发射频谱。作者提供一个模型,其总频谱由两个环路的谐振,即“信号环路”和与基本门电路相关的“旁通环路”
    发表于 10-30 11:04

    图文并茂的USB2.0接口差分信号线设计作品

    接口差分信号线设计USB2.0协议定义由两根差分信号线(D 、D-)传输高速数字信号,最高的传输速率为480 Mbps。差分信号线上的差分电
    发表于 02-11 14:44

    请教下,高速信号线等长布线过孔遇到连接器的问题

    ` 本帖最后由 ujsjiejie 于 2017-12-5 18:33 编辑 各位大大,想请教下各位,在布高速信号线时候,要求等长布线,高速连接器过孔走线,从Pin脚的内侧走
    发表于 12-05 18:32

    高速信号线的特征阻抗

    来自信号源),用于将信号在传播过程中新增的信号线与返回通路之间构成的电容δC充电至电压V,所以δQ=VδC我们可以将信号在传播过程中每行进一
    发表于 06-14 13:24

    请问高速信号线为什么要阻抗匹配?

    请问一下 高速信号线为什么要阻抗匹配啊 2.5G一般做多大阻抗匹配为好呢
    发表于 07-10 22:19

    在PCB板边走高频高速信号线需要注意这些问题

    传输线靠近PCB板边来平行走线的话,相对而言,参考平面对于该高速信号线耦合就变少了,自然就好造成电场对外辐射量显著增大。同理,
    发表于 08-20 09:00

    如何在PCB板上布置高频高速信号线

    传输线靠近PCB板边来平行走线的话,相对而言,参考平面对于该高速信号线耦合就变少了,自然就好造成电场对外辐射量显著增大。同理,
    发表于 11-09 07:00

    为你解读,PCB电路板的边缘是否需要走高速信号线

    传输线靠近PCB板边来平行走线的话,相对而言,参考平面对于该高速信号线耦合就变少了,自然就好造成电场对外辐射量显著增大。同理,
    发表于 03-30 08:00

    学习高速电路设计,这几件事不可不知!

    高速差分信号线需要串接耦合电容。该耦合电容同样需要对称布置,同时该
    发表于 01-11 09:19

    PCB板边走高频高速信号线的注意事项盘点

    在PCB板边走高频高速信号线的注意事项
    发表于 02-22 06:01

    PCB设计中,常见的串口通讯线(TX、RX)是否属于高速信号线

    请问大伙PCB设计中,常见的串口通讯线(TX、RX)是否属于高速信号线?然后高速信号的标准到底是什么?在网上浏览了一些相关知识,感觉始终不太
    发表于 01-26 20:39

    高速信号线必须走pcb外层吗?

    比如射频走线或者一些高速信号线,必须走多层板外层还是内层也可以走线
    发表于 10-07 08:22

    高速信号线上的滤波电容大小

    我们经常见到信号中串有耦合电容,如下结构。
    的头像 发表于 10-27 09:13 1317次阅读