还未设置个性签名
成为VIP会员 享9项特权: 开通会员

完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>

3天内不再提示

如何在腾讯云上创建SR1云实例

安晟培半导体 来源:安晟培半导体 作者:安晟培半导体 2022-06-23 10:31 次阅读

腾讯 CVM 标准型 SR1 是腾讯云推出的首款搭载 ARM 架构处理器的新一代 CVM 标准型计算实例规格。SR1 基于全核一致主频 3.0GHz 的 Ampere Altra 处理器,实例核数从 1 核到 64 核,并支持 1: 2、1: 4 等多种处理器与内存配比,相对 x86 架构实例为用户提供卓越的性价比。

Ampere 为基于 Ampere Altra 处理器的 SR1 实例提供了优化过的 AI 框架 (Ampere AI),并通过腾讯镜像市场提供免费的镜像给客户使用。本文将介绍如何在腾讯云上创建 SR1 实例,并基于 TensorFlow计算机视觉分类性能进行评测。

CPU 做推理

现下 AI 推理应用的算力来源主要有三种方式,即 CPU+AI 专用芯片,CPU+GPU 和单纯的 CPU 推理。根据 Statista 和麦肯锡之前发布的AI硬件洞察报告,基于 CPU 的推理目前仍占 50% 以上。相比其他两种模式,采用 CPU 推理的主要原因有几点:

更加灵活便利,软件主导,对应用方来说对专用硬件的依赖性低。

涉及操作系统、驱动程序、运行时组件库等的复杂性较低。

CPU 上 AI 模型算法(例如稀疏性、量化等)的持续优化创新可以提供接近 GPU 的高吞吐量。

更容易实现横向扩展并与其他软件堆栈进行集成。

更重要的是在 CPU 上搭建推理应用可以方便的将 AI 集成到业务逻辑模块,融入微服务云原生体系。

本文将介绍如何在腾讯云上创建 SR1 云实例,基于 SR1 所搭载的 Ampere Altra CPU,以 TensorFlow 为例对计算机视觉分类性能进行评测。

创建 SR1 实例

我们将创建一个 16vCPU 的 SR1 实例 SR1.4XLARGE32 来进行评测,该实例配置 16 个 Ampere Altra 物理核和 32GB 内存。

首先登录腾讯云的控制台,在“实例”类别下选择“新建”,将进入实例创建页面。由于 SR1 目前只在广州六区有售,所以需要选择“广州”->“广州六区”->”标准型 SR1”。

e7e5537a-f22e-11ec-ba43-dac502259ad0.png

然后将看到不同规格的 SR1 实例,这里我们选择 SR1.4XLARGE32 规格的实例。

e7f64afe-f22e-11ec-ba43-dac502259ad0.png

镜像选择“镜像市场”-> “从镜像市场选择”,然后搜索“Ampere”,选取“Ampere Optimized TensorFlow - Ubuntu 20.04”镜像即可免费使用 Ampere 针对 SR1 优化过的 TensorFlow 2.7 以及各种示例程序。

e7ffafae-f22e-11ec-ba43-dac502259ad0.png

e810c2ee-f22e-11ec-ba43-dac502259ad0.png

设置好其它的实例配置,就可以确认配置信息并开通实例了。

e791018a-f22e-11ec-ba43-dac502259ad0.gif

启动并连接到实例

e791018a-f22e-11ec-ba43-dac502259ad0.gif

实例创建完就可以启动并登录了。实例的 IP 地址可以从控制台获取,取决于创建时设置的登录方式,可以使用密码或密钥的方式登录实例。

e83542d6-f22e-11ec-ba43-dac502259ad0.png

登录后将看到下面的 Ampere AI 的欢迎界面。

e85287b0-f22e-11ec-ba43-dac502259ad0.png

可以看到,这个镜像除了集成了 Ampere 优化的 Tensorflow,也包含 aio-example 的测试代码,该代码也可以从 github 上获取。

运行 TensorFlow AIO 示例

TensorFlow 是一个端到端开源机器学习平台。它拥有一个全面而灵活的生态系统,其中包含各种工具、库和社区资源,可助力研究人员推动先进机器学习技术的发展,并使开发者能够轻松地构建和部署由机器学习提供支持的应用。

我们创建实例时从镜像市场选择的镜像已经包含了针对 Ampere Altra CPU 优化过的 Tensorflow 2.7。为了运行 aio-example 提供的示例程序,我们需要先下载模型。aio-examples 提供了包括图像分类和对象检测的不同模型,有 32 位的,也有 16 位和 8 位的模型。

e87ce852-f22e-11ec-ba43-dac502259ad0.png

取决于网络状况,下载所有的模型将需要几分钟。

我们将用 TensorFlow resnet_50_v15 分类模型来进行测试和评估。ResNet50 是最常用的图像分类模型之一。

由于 Ampere Altra CPU 是单核单线程,SR1 里每一个 vCPU 都对应一个 Altra 物理核,所以在用 SR1.4XLARGE32 测试时,我们指定 AIO_NUM_THREADS 为 16。我们首先测试 FP32 的双精度模型。

e88a3a0c-f22e-11ec-ba43-dac502259ad0.png

e89ad5d8-f22e-11ec-ba43-dac502259ad0.png

可以看到,使用 16 个核心,resnet_50_v15 可以每秒处理 65.36 张图像(65.36 ips), 延时为 15ms。

下面我们再测试基于 FP16 的模型。

e8bb4052-f22e-11ec-ba43-dac502259ad0.png

e8c791cc-f22e-11ec-ba43-dac502259ad0.png

我们看到 FP16 的模型提供了高达 115.59 ips 的吞吐能力,这是因为 Ampere Altra 处理器对 FP16 提供了原生支持。相比 FP32 模型, FP16 模型可以在不影响模型的精度的前提下提供接近 2 倍的图像处理能力。

与其他实例的性能对比

这里的 aio-example 同样可以运行在基于 Intel CPU 和 AMD CPU 的腾讯 CVM 实例上。我们同样创建 16vCPU 的实例 S6.4XLARGE32 和 SA3.4XLARGE32。其中 S6.4XLARGE32 是基于 Intel Xeon Ice Lake 处理器的 16vCPU 实例,SA3.4XLARGE32 是基于 AMD EPYC Milan 处理器的 16vCPU 实例。与 SR1.4XLARGE32 不同的是,这里的 16vCPU 是 16 个线程,而非物理核,实际的物理核为 8。

我们在 S6.4XLARGE32 上运行 intel-tensorflow, 这是 Intel 优化过的 TensorFlow 以充分发挥 AVX-512 指令集的性能。

AMD 也提供了针对 AMD CPU 优化的 ZenDNN,但在腾讯 CVM 里测试的结果并不比 native 的 Tensorflow 更好,所以以下 SA3.4XLARGE32 的数据采用的是 native TensorFlow。

“resnet_50_v15”模型在 3 个平台上的性能表现如下表。

e906ddc8-f22e-11ec-ba43-dac502259ad0.png

我们可以看到,每秒处理的图像数量(ips),SR1.4xLARGE32 分别比同规格的 S6 和 SA3 实例高出 40% 和 50%;如果再考虑单个实例的价格差异,以相同的价格,SR1.4xLARGE32 可以获得比同规格的 S6 和 SA3 高出 70% 和 40% 的性能。

于此同时,SR1 实例还提供了对 FP16 的支持,可以获得更高的吞吐能力,以及更低的延时特性。

Jupiter Notebook 的可视化示例

aio-example 也提供了 Jupiter Notebook 脚本,方式编辑,调试和实现可视化。

下面将以对象检测模型 SSD Inception v2 为例。首先在 CVM 里启动 Jupiter Notebook。

e93791d4-f22e-11ec-ba43-dac502259ad0.png

在另外一台有浏览器的机器上,执行以下命令,输入实例的密码,开启 ssh 隧道;然后打开浏览器,输入上面最后一行的地址,就可以看到 AIO 的 Jupiter Notebook 了。

e94eb512-f22e-11ec-ba43-dac502259ad0.png

e95bc004-f22e-11ec-ba43-dac502259ad0.png

进入“object_detection”,点击“examples.ipynb”,将会看到 Object Detection Examples 的页面。

e96d185e-f22e-11ec-ba43-dac502259ad0.png

点击“Cell” -> “Run All”运行。

e9858498-f22e-11ec-ba43-dac502259ad0.png

查看运行结果。

e9a0a12e-f22e-11ec-ba43-dac502259ad0.png

e9b5281a-f22e-11ec-ba43-dac502259ad0.png

e9e1cd5c-f22e-11ec-ba43-dac502259ad0.png

ea022912-f22e-11ec-ba43-dac502259ad0.png

ea2fb38c-f22e-11ec-ba43-dac502259ad0.png

ea3f099a-f22e-11ec-ba43-dac502259ad0.png

也可以通过同样的方法运行 aio-examples 里面其它的示例。

结 论

采用 Ampere Altra 处理器的腾讯 SR1 实例,充分发挥了单核单线程的性能优势,同时 Ampere AI 优化软件栈将 SR1 在 AI 推理应用中,相对 x86 架构的性价比优势提升到了 70%。

除了腾讯云市场的免费镜像,用户也可以从 Ampere 解决方案网站获取即用型 Docker 映像,包括代码和文档,在接受最终用户许可协议后的进行下载。Docker 映像包含一个标准的 ML 框架(TensorFlow,PyTorch, ONNX等),预装了优化的软件,可以在腾讯 CVM SR1 无需更改即可运行推理脚本。镜像中也提供了图像分类和对象检测等示例模型。

原文标题:安博士讲堂 | 腾讯 Arm 云实例评测系列 - AI 推理

文章出处:【微信公众号:安晟培半导体】欢迎添加关注!文章转载请注明出处。

审核编辑:汤梓红

  • 处理器
    +关注

    关注

    65

    文章

    13807

    浏览量

    212067
  • cpu
    cpu
    +关注

    关注

    68

    文章

    6982

    浏览量

    195703
  • 腾讯云
    +关注

    关注

    0

    文章

    160

    浏览量

    14731
  • Ampere
    +关注

    关注

    1

    文章

    23

    浏览量

    3859
收藏 人收藏

    评论

    相关推荐

    恩智浦全新S32Z和S32E实时处理器助力软件定义汽车

    域控制架构的出现,带来了两大好处,一是可扩展的集中式软件开发,不仅简化了功能域中的软件集成,还能高效....
    的头像 电子发烧友网 发表于 08-08 09:09 16次 阅读

    ​什么是存内计算

    苹芯科技成立于2021年,专注于存内计算AI芯片研究与应用,希望通过SRAM技术路线突破传统冯·诺依....
    发表于 08-08 09:05 8次 阅读

    全新实时处理器加快推动软件定义汽车进程

    随着汽车电子的发展,车辆数据需要更高的信号传输效率,更方便的控制,也就是说传统的分布式电子架构需要向....
    的头像 荷叶塘 发表于 08-08 08:00 77次 阅读
    全新实时处理器加快推动软件定义汽车进程

    是谁关闭了Linux抢占?

    我们理解,spin_lock()会调用preempt_disable() 导致本核的抢占调度被关闭(....
    发表于 08-07 17:19 65次 阅读
    是谁关闭了Linux抢占?

    CPU整体框架是由哪几部分组成的

    我们需要把像上面那样的指令翻译成电路实际操作的控制信号,控制数据的走向完成指令所要求的任务。比如说这....
    发表于 08-07 16:53 41次 阅读
    CPU整体框架是由哪几部分组成的

    深度对比Python并发方案适用场景和优缺点

    并发和并行的区别先不提,最后会借着例子更好的解释,另外稍后也会提到 concurrent.futur....
    发表于 08-07 16:36 16次 阅读
    深度对比Python并发方案适用场景和优缺点

    简单讲讲RISC-V指令集CPU的参数

    本次CPU采用32位RISC-V指令集架构(一代是自己瞎编指令集)。指令集就是程序指令的集合,指引硬....
    的头像 冬至配饺子 发表于 08-07 14:55 98次 阅读
    简单讲讲RISC-V指令集CPU的参数

    聊聊CPU中最基础的逻辑门

    或门的特点是:输入但凡有个1,输出就是1。我特意找了个四个输入的或门,这四个输入都为0,所以很不幸输....
    的头像 冬至配饺子 发表于 08-07 10:41 114次 阅读
    聊聊CPU中最基础的逻辑门

    单周期CPU是什么意思呢

    CPU又名中央处理器,作为计算机系统的运算和控制核心,是信息处理、程序运行的最终执行单元。Logis....
    的头像 冬至配饺子 发表于 08-07 10:21 61次 阅读
    单周期CPU是什么意思呢

    基于微控制器的FPGA达到目标

    FPGA 供应商一直在故意推动 FPGA 架构中不断扩大的分歧。主要供应商要么倾向于使用具有高性能应....
    的头像 一汀烟雨666 发表于 08-07 09:16 83次 阅读
    基于微控制器的FPGA达到目标

    深度解析Linux的内存管理体系

    Linux内存管理的整体模式是虚拟内存管理(分页内存管理),并在此基础上建立了一个庞大的内存管理体系....
    发表于 08-06 16:55 108次 阅读

    以x86 CPU架构理解Linux中断机制

    中断机制:CPU在执行指令时,收到某个中断信号转而去执行预先设定好的代码,然后再返回到原指令流中继续....
    的头像 Linux阅码场 发表于 08-06 16:19 459次 阅读

    恒讯科技分析:是什么导致云计算中的CPU窃取时间?

    由于云计算中的CPU窃取时间比传统的专用物理环境中要复杂一些。由于操作系统中的报告工具尚未针对在VP....
    的头像 深圳市恒讯科技有限公司 发表于 08-05 16:55 70次 阅读

    基于微控制器的FPGA达到目标

    FPGA 供应商一直在故意推动 FPGA 架构中不断扩大的分歧。主要供应商要么倾向于使用具有高性能应....
    的头像 一汀烟雨666 发表于 08-05 16:54 335次 阅读
    基于微控制器的FPGA达到目标

    超前进位加法器是如何实现记忆的呢

    行波进位加法器和超前进位加法器都是加法器,都是在逻辑电路中用作两个数相加的电路。我们再来回顾一下行波....
    发表于 08-05 16:45 36次 阅读
    超前进位加法器是如何实现记忆的呢

    讲讲线程、进程和CPU中的超线程

    因此,超线程简单来讲就是把这些不能公用的资源加倍。而那些流水线上的操作逻辑电路、ALU单元等则可以不....
    的头像 冬至配饺子 发表于 08-05 16:38 124次 阅读

    8051单片机的四组I/O端口

     单片机的I/O端口是输入信号和输出信号的通道。8051单片机有P0、P1、P2、P3四组I/O 端....
    发表于 08-05 16:18 129次 阅读
    8051单片机的四组I/O端口

    64位RISC-V CPU发展现状和未来前景

    电子发烧友网报道(文/吴子鹏)2020年,ARM公司宣布,其所有“大型” CPU内核将仅采用64位。....
    的头像 一汀烟雨666 发表于 08-05 15:09 134次 阅读

    如何在Arm计算平台中实现机密计算

    1、概述 在本篇文章中,我们将介绍机密计算(Confidential Computing)在现代计算平台中扮演的角色,并解释机密计算的原理。然...
    发表于 08-05 14:40 1002次 阅读

    请教一下大神stm32f4 fpu与cpu可以同时工作吗?

    请教一下大神stm32f4 fpu与cpu可以同时工作吗? ...
    发表于 08-05 14:09 899次 阅读

    微机保护装置的特点说明

    随着科学技术的发展,国内外已研制生产出专为发电厂、变电站及高压送电线路进行保护监控的成套微机产品。所....
    的头像 电力二次厂家 发表于 08-05 13:50 55次 阅读

    MCU 应用中用于提高效率的高级外设总线架构

     具有双 CPU 内核的 MCU,例如 Atmel SAM4C8CA,也需要高性能总线接口,甚至可能....
    发表于 08-05 12:25 173次 阅读
    MCU 应用中用于提高效率的高级外设总线架构

    PRFOBUS接头及终端电阻

    PROFIBUS 接线 PRFOBUS 接头及终端电阻 插头用于连接ROFIBUS电缆和PROFIB....
    的头像 机器人及PLC自动化应用 发表于 08-05 10:21 135次 阅读

    思瑞浦提供模拟和电源管理元器件汽车级解决方案

    聚焦高性能模拟与嵌入式处理器的芯片设计公司——思瑞浦(3PEAK),秉承创新、正向的产品设计理念,持....
    的头像 3PEAK思瑞浦 发表于 08-05 09:21 67次 阅读

    Kubernetes云上资源管理

    如果节点的内存耗尽,Kubernetes会按顺序驱逐容器,排序规则是容器实际内存使用超出Reques....
    的头像 程序人生 发表于 08-05 09:11 54次 阅读

    什么是调度?如何进行调度?

    进程调度是操作系统最重要的内容之一,也是学习操作系统的重点和难点。关于进程调度,我们首先就会问出一些....
    发表于 08-05 09:04 68次 阅读

    快进到GaN数据中心

    “硅芯片”一直是数据革命的支柱——实际上是推动者——无论是在 CPU、GPU、内存、网络等的数据处理....
    的头像 五斤麻辣油 发表于 08-05 08:04 51次 阅读
    快进到GaN数据中心

    在提高内存速度的情况下如何降低传输慢对系统性能带来负面影响

    缓存又有分为一级缓存、二级缓存等等。他们的速度也有所不同,从一级缓存以后读取速度依次降低。为什么呢?....
    的头像 冬至配饺子 发表于 08-04 17:31 203次 阅读

    基于OpenVINO™ 的飞桨版 PGNet 实现案例

    OpenVINO 工具套件2022.1版于2022年3月22日正式发布,根据官宣OpenVINO 迎....
    发表于 08-04 16:25 20次 阅读

    如何去获取Arm Spinlock的公平性呢

    根据不同的arm CPU构架,可以用不同的方式来实现spinlock. 基于load-exclusive/store-exclusive(也是load linked, store co...
    发表于 08-04 14:46 1296次 阅读

    ARM编译器的分类(上)

    这里说的arm编译器,是指arm公司出的编译器,包括以下几个: ◾armclang: 编译 c ,c++, GNU assembly language的源代码,不能...
    发表于 08-04 14:36 1335次 阅读

    5nm工艺的锐龙7000系列处理器将在三季度上市

    对于RX 7000系列显卡,AMD官方确认的只有5nm工艺,RDNA3架构,能效在RDNA2基础上再....
    发表于 08-04 11:53 951次 阅读

    A156分布式视频拼接处理器数据手册

    分布式视频拼接处理器是一款采用嵌入式纯硬件架构设计的拼接处理器,其在具备强大网络解码能力的同时,又具....
    发表于 08-04 11:22 10次 阅读

    CXL 3.0标准发布,下一个完整版本CXL 3.0

    这是一个雄心勃勃但得到广泛支持的路线图,在短短三年内使,CXL 便成为事实上的先进设备互连标准,这就....
    发表于 08-04 09:39 27次 阅读

    芯片制造挑战:如何拯救摩尔定律

     在过去几十年里一直听到有关摩尔定律消亡的预测的行业中,这并不令人震惊。然而,令人惊讶的是,经过市场....
    发表于 08-04 09:25 117次 阅读

    研华AIMB-588工业主板新品,搭载第12代英特尔处理器, 助力提升图形处理性能

    2022年5月,嵌入式AIoT解决方案提供商研华科技发布工业主板新品AIMB-588。该产品为Mic....
    发表于 08-03 17:20 233次 阅读
    研华AIMB-588工业主板新品,搭载第12代英特尔处理器, 助力提升图形处理性能

    关于内存缓存的那些事

    而包含和不包含的区别在这里就会有所体现。如果是包含策略,那么新数据直接覆盖旧数据即可,旧数据等于直接....
    的头像 冬至配饺子 发表于 08-03 16:59 242次 阅读
    关于内存缓存的那些事

    Ampere 2022上半年关键词盘点

    转眼间,2022 年已经走完上半程。回顾上半年,Ampere Computing 持续创新和突破,在....
    的头像 安晟培半导体 发表于 08-03 14:49 228次 阅读

    ARM CPU集成了BIOS了吗

    ARM CPU集成了BIOS了吗?reboot 又是什么意思?它包含BIOS自检程式吗?! ...
    发表于 08-03 14:20 1153次 阅读

    i.MX 8M Plus的工业特性

    DEBIX Model A是一款由Polyhex团队研发、制造,由英国科技公司OKdo全球发布的工业....
    的头像 NXP客栈 发表于 08-03 14:19 128次 阅读

    SoC FPGA与MCU主要优势和劣势对比

    多核架构的代码开发有点类似于使用 SoC FPGA 时的代码开发,只是硬件加速是由 DSP 内核而不....
    发表于 08-03 11:50 189次 阅读
    SoC FPGA与MCU主要优势和劣势对比

    AX630A开发板数据手册

    AX630A 是一款高算力,高能效比的 SoC 芯片。芯片集成了四核 A53 CPU, 28.8TO....
    发表于 08-03 11:26 15次 阅读

    如何实施无线诊断工业物联网

    RF 内核能够自主处理低功耗蓝牙无线电协议的时间关键方面,减少主 CPU 的负载并为用户应用程序留出....
    发表于 08-03 11:05 101次 阅读
    如何实施无线诊断工业物联网

    笔记本问题

    笔记本开机风扇一直声音很大,动不动内存就满了,打开网页也很慢,处理器是I5的但是是最老的,怎样解决 ...
    发表于 08-03 11:02 799次 阅读

    Loop Interchange如何帮助编译器生成更高效的可执行代码

    C/C++代码在编译时,编译器将源码翻译成CPU可识别的指令序列并生成可执行代码,而最终代码的运行效....
    发表于 08-03 10:56 75次 阅读

    48V 电源架构支持下一代 AI 处理器

    为 AI 处理器提供动力的挑战在于保持效率和实现最高质量的算法执行。AI处理器需要大量的电力,能效的....
    发表于 08-03 10:27 19次 阅读
    48V 电源架构支持下一代 AI 处理器

    CXL将如何改变数据中心

    但是,作为解决这个问题的几个竞争标准之一,OpenCAPI 从未在业界引起轰动。作为一个诞生于IBM....
    的头像 city_prolove 发表于 08-03 09:22 75次 阅读

    基于芯原GPU IP 的处理器平台上完成适配及性能优化

    在芯原微电子(上海)股份有限公司(芯原股份,VeriSilicon,688521.SH)和睿赛德科技....
    的头像 RTThread物联网操作系统 发表于 08-03 09:08 155次 阅读

    线程是如何靠中断切换的呢

    首先是线程和进程。早期的计算机在一段时间内只能运行一段代码,比如计算导弹轨迹,计算完了出结果就好了。....
    的头像 冬至配饺子 发表于 08-02 18:19 109次 阅读

    CPU中断相关知识科普

          中断是硬件和软件驱动事件,它使得CPU暂停当前的主程序,转而去执行一个中断服务子程序。X....
    发表于 08-02 17:49 123次 阅读
    CPU中断相关知识科普

    数字信号处理器(DSP)简介

      数字信号处理器(digital signal processor,DSP)是一种用于数字信号处理....
    发表于 08-02 17:37 174次 阅读
    数字信号处理器(DSP)简介

    小米13系列有望11月首发骁龙8 Gen2

      据悉,小米13系列将首批搭载骁龙8 Gen2,本次小米13系列将有三个版本,其次是小米13X、小....
    的头像 星星科技指导员 发表于 08-02 17:00 407次 阅读

    分享一种智能全身镜控制主板等全套的技术解决方案

      智能镜子已经成为一个新型的产品类别,如卫浴的智能镜、健身领域的智能健身镜、零售店面的试衣镜、美妆镜等,很多相关的创业...
    发表于 08-02 16:55 1946次 阅读

    瑞芯微RV1126支持车载视觉产品产品开发

      近年来,DMS行业发展势头强劲。在商用车领域,受国内政策推动,DMS配置率正在高速增长;在个人乘用车领域,随着对疲劳/...
    发表于 08-02 16:49 1945次 阅读

    SCL:CPU内存区域的绝对存取

    绝对标识符指示CPU中的内存区域。通过指定地址标识符(此处为IB)后面跟一个地址(此处为10)来指定....
    的头像 机器人及PLC自动化应用 发表于 08-02 15:36 68次 阅读

    CPU设计之MSHR的实现方式都有哪几种

    当出现缓存缺失(cache miss)时,高性能处理器依然会继续发出存储访问请求。早期的缓存设计中,处理器发出的后续存储访问会被阻...
    发表于 08-02 14:50 1247次 阅读

    一文搞懂C++多线程rknn_ssd例程

    1、C++多线程rknn_ssd例程简析 本例程修改自rk官方提供的rknn_sdd.cpp,处理的数据流来自usb-camera,帧率在25fps 添加本地视...
    发表于 08-01 17:53 2748次 阅读

    STM32L552CCT6 STMicroelectronics STM32L5超低功耗微控制器

    oelectronics STM32 L5超低功耗MCU设计用于需要高安全性和低功耗的嵌入式应用。这些MCU基于Arm树皮-M33处理器及其TrustZone,用于Armv8-M与ST安全实施结合。STM32 L5 MCU具有512KB闪存和256KB SRAM。借助全新内核和ST ART Acccelerator™, STM32 L5 MCU的性能进一步升级。这些STM32 L5 MCU采用7种形式封装,提供大型产品组合,支持高达125°C的环境温度。 特性 超低功耗,灵活功率控制: 电源范围:1.71V至3.6V 温度范围:-40°C至+85/+125°C 批量采集模式(BAM) VBAT模式下187nA:为RTC和32x32位储备寄存器供电 关断模式下,17nA(5个唤醒引脚) 待机模式下,108nA(5个唤醒引脚) 待机模式下,配备RTC,222nA 3.16μA停止2,带RTC 106μA/MHz运行模式(LDO模式) 62μA/MHz 运行模式(3V时)(SMPS降压转换器模式) ...
    发表于 10-28 15:01 453次 阅读
    STM32L552CCT6 STMicroelectronics STM32L5超低功耗微控制器

    TLC1541 10 位 32kSPS ADC 串行输出微处理器外设/独立、11 通道

    信息描述 The TLC1541 is a CMOS A/D converter built around a 10-bit switched-capacitor successive-approximation A/D converter. The device is designed for serial interface to a microprocessor or peripheral using a 3-state output with up to four control inputs [including independent SYSTEM CLOCK, I/O CLOCK, chip select (CS\), and ADDRESS INPUT]. A 2.1-MHz system clock for the TLC1541, with a design that includes simultaneous read/write operation, allows high-speed data transfers and sample rates up to 32 258 samples per second. In addition to the high-speed converter and versatile control logic, there is an on-chip, 12-channel analog multiplexer that can be used to sample any one of 11 inputs or an internal self-test voltage and a sample-and-hold function that operates automatically. The converters incorporated in the TLC1541 feature differential high-impedance reference inputs that facilitate ratiometric conversion, scaling, and...
    发表于 04-18 20:07 311次 阅读

    TLC1551 10 位,164kSPS ADC 并行输出,直接 I/F 至 DSP/微处理器,10 通道

    信息描述The TLC1550x and TLC1551 are data acquisition analog-to-digital converters (ADCs) using a 10-bit, switched-capacitor, successive-approximation network. A high-speed, 3-state parallel port directly interfaces to a digital signal processor (DSP) or microprocessor (µP) system data bus. D0 through D9 are the digital output terminals with D0 being the least significant bit (LSB). Separate power terminals for the analog and digital portions minimize noise pickup in the supply leads. Additionally, the digital power is divided into two parts to separate the lower current logic from the higher current bus drivers. An external clock can be applied to CLKIN to override the internal system clock if desired. The TLC1550I and TLC1551I are characterized for operation from –40°C to 85°C. The TLC1550M is characterized over the full military range of –55°C to 125°C.特性Power Dissipation...40 mW Max Advanced LinEPIC™ Single-Po...
    发表于 04-18 20:07 283次 阅读

    TLC0838 8 位,20kSPS ADC 串行输出,微处理器外设/独立运算,远程 运算具有 数据链路,Mux 选项

    信息描述These devices are 8-bit successive- approximation analog-to-digital converters, each with an input-configurable multichannel multiplexer and serial input/output. The serial input/ output is configured to interface with standard shift registers or microprocessors. Detailed information on interfacing with most popular microprocessors is readily available from the factory. The TLC0834 (4-channel) and TLC0838 (8-channel) multiplexer is software-configured for single-ended or differential inputs as well as pseudodifferential input assignments. The differential analog voltage input allows for common-mode rejection or offset of the analog zero input voltage value. In addition, the voltage reference input can be adjusted to allow encoding of any smaller analog voltage span to the full 8 bits of resolution. The TLC0834C and TLC0838C are characterized for operation from 0°C to 70°C. The TLC0834I and TLC0838I are characterized for operation from -40°...
    发表于 04-18 20:07 357次 阅读

    TLC0832 8 位,22kSPS ADC 串行输出,微处理器外设/独立运算,Mux 选项,具有 SE 或差动,2 通道

    信息描述 These devices are 8-bit successive-approximation analog-to-digital converters. The TLC0831 has single input channels; the TLC0832 has multiplexed twin input channels. The serial output is configured to interface with standard shift registers or microprocessors. The TLC0832 multiplexer is software configured for single-ended or differential inputs. The differential analog voltage input allows for common-mode rejection or offset of the analog zero input voltage value. In addition, the voltage reference input can be adjusted to allow encoding any smaller analog voltage span to the full 8 bits of resolution. The operation of the TLC0831 and TLC0832 devices is very similar to the more complex TLC0834 and TLC0838 devices. Ratiometric conversion can be attained by setting the REF input equal to the maximum analog input signal value, which gives the highest possible conversion resolution. Typically, REF is set equal to VCC (done internally on...
    发表于 04-18 20:07 604次 阅读

    TLC0831 8 位,31kSPS ADC 串行输出,微处理器外设/独立运算,单通道

    信息描述 These devices are 8-bit successive-approximation analog-to-digital converters. The TLC0831 has single input channels; the TLC0832 has multiplexed twin input channels. The serial output is configured to interface with standard shift registers or microprocessors. The TLC0832 multiplexer is software configured for single-ended or differential inputs. The differential analog voltage input allows for common-mode rejection or offset of the analog zero input voltage value. In addition, the voltage reference input can be adjusted to allow encoding any smaller analog voltage span to the full 8 bits of resolution. The operation of the TLC0831 and TLC0832 devices is very similar to the more complex TLC0834 and TLC0838 devices. Ratiometric conversion can be attained by setting the REF input equal to the maximum analog input signal value, which gives the highest possible conversion resolution. Typically, REF is set equal to VCC (done internally on...
    发表于 04-18 20:06 616次 阅读

    TLC0820A 8 位,392kSPS ADC 并行输出,微处理器外设,片上跟踪与保持,单通道

    信息描述 The TLC0820AC and the TLC0820AI are Advanced LinCMOSTM 8-bit analog-to-digital converters each consisting of two 4-bit flash converters, a 4-bit digital-to-analog converter, a summing (error) amplifier, control logic, and a result latch circuit. The modified flash technique allows low-power integrated circuitry to complete an 8-bit conversion in 1.18 us over temperature. The on-chip track-and-hold circuit has a 100-ns sample window and allows these devices to convert continuous analog signals having slew rates of up to 100 mV/us without external sampling components. TTL-compatible 3-state output drivers and two modes of operation allow interfacing to a variety of microprocessors. Detailed information on interfacing to most popular microprocessors is readily available from the factory.特性 Advanced LinCMOSTM Silicon-Gate Technology 8-Bit Resolution Differential Reference Inputs Parallel Microprocessor Interface Conversion and A...
    发表于 04-18 20:06 423次 阅读

    TMS470MF03107 16/32 位 RISC 闪存微处理器

    信息描述TMS470MF04207/03107 器件隶属于德州仪器 (TI) 的 TMS470M 汽车级 16/32 位精简指令集计算机 (RISC) 微控制器系列。 TMS470M 微控制器利用高效率的 Cortex™–M3 16/32 位 RISC 中央处理单元 (CPU) 提供了高性能,由此实现了很高的指令吞吐量并保持了更加出色的代码效率。 TMS470M 器件运用了大端字节序格式,在该格式中,一个字的最高有效字节被存储于编号最小的字节中,而最低有效字节则存储在编号最大的字节中。 高端嵌入式控制应用要求其控制器提供更多的性能并保持低成本。 TMS470M 微控制器架构提供了针对这些性能和成本需求的解决方案,并保持了低功耗。 TMS470MF04207/03107 器件的组成如下: 16/32 位 RISC CPU 内核 TMS470MF04207 高达 448K 字节的程序闪存(具有 SECDED ECC) TTMS470MF03107 高达 320K 字节的程序闪存(具有SECDED ECC) 具有 SECDED ECC 的 64K 字节闪存 (用于获得额外的程序空间或进行 EEPROM 仿真) 高达 24K 字节的静态 RAM (SRAM) (具有 SECDED ECC) 实时中断定时器 (RTI) 矢量中断模块 (VIM) 硬件...
    发表于 04-18 20:03 377次 阅读

    TMS470MF04207 16/32 位 RISC 闪存微处理器

    信息描述TMS470MF04207/03107 器件隶属于德州仪器 (TI) 的 TMS470M 汽车级 16/32 位精简指令集计算机 (RISC) 微控制器系列。 TMS470M 微控制器利用高效率的 Cortex™–M3 16/32 位 RISC 中央处理单元 (CPU) 提供了高性能,由此实现了很高的指令吞吐量并保持了更加出色的代码效率。 TMS470M 器件运用了大端字节序格式,在该格式中,一个字的最高有效字节被存储于编号最小的字节中,而最低有效字节则存储在编号最大的字节中。 高端嵌入式控制应用要求其控制器提供更多的性能并保持低成本。 TMS470M 微控制器架构提供了针对这些性能和成本需求的解决方案,并保持了低功耗。 TMS470MF04207/03107 器件的组成如下: 16/32 位 RISC CPU 内核 TMS470MF04207 高达 448K 字节的程序闪存(具有 SECDED ECC) TTMS470MF03107 高达 320K 字节的程序闪存(具有SECDED ECC) 具有 SECDED ECC 的 64K 字节闪存 (用于获得额外的程序空间或进行 EEPROM 仿真) 高达 24K 字节的静态 RAM (SRAM) (具有 SECDED ECC) 实时中断定时器 (RTI) 矢量中断模块 (VIM) 硬件...
    发表于 04-18 20:03 341次 阅读

    TMS470MF06607 16/32 位 RISC 闪存微处理器

    信息描述TMS470MF06607 器件是德州仪器 TMS470M 系列汽车级 16/32 位精简指令集计算机 (RISC) 微控制器产品的成员。 TMS470M 微控制器利用高效率的 ARM Cortex™–M3 16/32 位 RISC 中央处理单元 (CPU) 实现了高性能,由此在保持了更高代码效率的同时实现了很高的指令吞吐量。 高端嵌入式控制应用要求其控制器提供更多的性能并保持低成本。 TMS470M 微控制器架构提供了针对这些性能和成本需求的解决方案,并保持了低功耗。 TMS470MF06607 器件的组成如下:16/32 位 RISC CPU 内核 带有 SECDED ECC 的 640k 字节的总闪存 512K 字节程序闪存用于额外的程序空间或 EEPROM 仿真的 128K 字节的闪存 带有 SECDED ECC 的 64K 字节静态 RAM (SRAM) 实时中断定时器 (RTI) 矢量中断模块 (VIM) 硬件内置自测试 (BIST) 校验器,用于SRAM (MBIST) 和 CPU (LBIST) 64 位循环冗余校验器 (CRC) 带预置分频器的基于调频 0 引脚锁相环 (FMzPLL) 的时钟模块 两个多缓冲串行外设接口 (MibSPI) 两个具有本地互连网络接口 (LIN) 的 UART (SCI) 两个 CAN 控...
    发表于 04-18 20:03 339次 阅读

    TMS320F28027 Piccolo 微处理器

    信息描述F2802x Piccolo 系列微控制器为 C28x 内核供电,此内核与低引脚数量器件中的高集成控制外设相耦合。 该系列的代码与以往基于 C28x 的代码相兼容,并且提供了很高的模拟集成度。 一个内部电压稳压器允许单一电源轨运行。 对 HRPWM 模块实施了改进,以提供双边缘控制 (调频)。 增设了具有内部 10 位基准的模拟比较器,并可直接对其进行路由以控制 PWM 输出。 ADC 可在 0V 至 3.3V 固定全标度范围内进行转换操作,并支持公制比例 VREFHI / VREFLO 基准。 ADC 接口专门针对低开销/低延迟进行了优化。特性亮点高效 32 位中央处理单元 (CPU) (TMS320C28x) 60MHz,50MHz,和 40MHz 器件 3.3V 单电源 集成型加电和欠压复位 两个内部零引脚振荡器 多达 22 个复用通用输入输出 (GPIO) 引脚 三个 32 位 CPU 定时器 片载闪存、SRAM、一次性可编程 (OTP) 内存 代码安全模块 串行端口外设 (SCI/SPI/I2C) 增强型控制外设 增强型脉宽调制器 (ePWM)高分辨率 PWM (HRPWM)增强型捕捉 (eCAP)模数转换器 (ADC)片上温度传感器比较器38 引脚和 48 引脚封装高效 32 位 CPU (TMS320C28x) 6...
    发表于 04-18 20:03 1081次 阅读

    TMS320F28035 Piccolo 微处理器

    信息描述F2803x Piccolo 系列微控制器为 C28x 内核和控制律加速器 (CLA) 供电,此内核和 CLA 与低引脚数量器件中的高集成控制外设向耦合。 该系列的代码与以往基于 C28x 的代码相兼容,并且提供了很高的模拟集成度。 一个内部电压稳压器允许单一电源轨运行。 对 HRPWM 模块实施了改进,以提供双边缘控制 (调频)。 增设了具有内部 10 位基准的模拟比较器,并可直接对其进行路由以控制 PWM 输出。 ADC 可在 0V 至 3.3V 固定全标度范围内进行转换操作,并支持公制比例 VREFHI / VREFLO 基准。 ADC 接口专门针对低开销/低延迟进行了优化。特性亮点高效 32 位中央处理单元 (CPU) (TMS320C28x) 60MHz 器件 3.3V 单电源 集成型加电和欠压复位 两个内部零引脚振荡器 多达 45 个复用通用输入输出 (GPIO) 引脚 三个 32 位 CPU 定时器 片载闪存,SRAM,OTP 内存 代码安全模块 串行端口外设 (SCI/SPI/I2C/LIN/eCAN) 增强型控制外设 增强型脉宽调制器 (ePWM) 高分辨率 PWM (HRPWM) 增强型捕捉 (eCAP) 个高分辨率输入捕获 (HRCAP) 增强型正交编码器脉冲 (eQEP) 模数转换器 (ADC...
    发表于 04-18 20:03 2565次 阅读

    TDA3 ADAS 应用处理器

    信息描述 TI 的 TDA3x 片上系统 (SoC) 是经过高度优化的可扩展系列器件,其设计满足领先的高级驾驶员辅助系统 (ADAS) 要求。 TDA3x SoC 处理器集成了性能、低功耗、小尺寸和 ADAS 视觉分析处理功能的最优组合,支持广泛的 ADAS 应用,旨在推进更加自主流畅的驾驶体验。TDA3x SoC 支持业内最广泛的 ADAS 应用,包括前置摄像头、后置摄像头、环视系统、雷达和单一架构整合系统,将复杂的嵌入式视觉技术应用于现代化汽车。TDA3x SoC 整合了非单一型可扩展架构,其中包括 TI 定点和浮点 TMS320C66x 数字信号处理器 (DSP)、具有嵌入式视觉引擎 (EVE) 的视觉 AccelerationPac 和双路 ARM Cortex-M4 处理器。 该器件可采用不同的封装选项(包括叠加封装)实现小外形尺寸设计,从而实现低功耗配置。 TDA3x SoC 还集成有诸多外设,包括 LVDS 环视系统的多摄像头接口(并行和串行)、显示屏、控制器局域网 (CAN) 和千兆位以太网视频桥接 (AVB)。TDA3x 视觉 AccelerationPac 中的 EVE 承担了处理器的视觉分析功能,同时还降低了功耗。 视觉 AccelerationPac 针对视觉处理进行了优化,可通过 32 位...
    发表于 04-18 20:02 842次 阅读

    BELASIGNA 300 用于便携式通信设备的24位音频处理器

    信息BelaSigna®300是一款超低功耗,高保真单声道音频处理器,适用于便携式通信设备,可在不影响尺寸或电池寿命的情况下提供卓越的音频清晰度。 BelaSigna 300为易受噪声和回声影响的设备提供了卓越音频性能的基础。其独特的专利双核架构使多种高级算法能够同时运行,同时保持超低功耗。微型超低功耗单芯片解决方案对电池寿命或外形尺寸几乎没有影响,是便携式设备的理想选择。具有领域专业知识和一流算法,安森美半导体和我们的解决方案合作伙伴网络可以帮助您快速开发和推出产品。 BelaSigna 300芯片提供全套开发工具,实践培训和全面技术支持。 针对音频处理优化的负载均衡双核DSP架构 超低功耗:通常为1-10 mA 微型外形尺寸:3.63 x 2.68 mm PCB面积,外部元件很少 输入级: - 88 dB系统动态范围可扩展至110 dB - A / D采样率从8.0到60 kHz - 4个独立通道 输出阶段: - 高保真D类输出直接驱动扬声器 - 25 mA最大声功率输出 灵活的输入输出控制器(IOC),用于卸载DSP上的数字信号移动< / li> 支持具有极低群延迟的高级自适应音频处理算法 128位AES高级加密以保护制造商和用户数据 与其他系统和HMI的无缝连接按钮,电位器和L...
    发表于 04-18 19:43 429次 阅读

    BELASIGNA 250 16位音频处理器,全立体声2声道,2声道输出

    信息BelaSigna®250是一款完整的可编程音频处理系统,专为超低功耗嵌入式和便携式数字音频系统而设计。这款高性能芯片以BelaSigna 200的架构和设计为基础,可提供卓越的音质和无与伦比的灵活性。 BelaSigna 250集成了完整的音频信号链,来自立体声16位A / D转换器或数字接口,可接受信号通过完全灵活的数字处理架构,可以直接连接到扬声器的立体声模拟线路电平或直接数字电源输出。 独特的并行处理架构 集成转换器和电源输出 超低功耗:20 MHz时5.0 mA; 1.8 V电源电压 支持IP保护 智能电源管理,包括需要 88 dB系统动态范围且系统噪声极低的低电流待机模式 灵活的时钟架构,支持高达33 MHz的速度 全系列可配置接口,包括:IS,PCM,UART,SPI,IC,GPIO...
    发表于 04-18 19:43 460次 阅读

    BELASIGNA 300 AM 带AfterMaster HD的音频处理器

    信息BelaSigna®300AM是一款基于DSP的音频处理器,能够在包含主机处理器和/或外部I 基于S的单声道或立体声A / D转换器和D / A转换器。 AfterMaster HD是一种实时处理音频信号的算法,可显着提高响度,清晰度,深度和饱满度。 br> BelaSigna 300 AM专门设计用于需要解决方案以克服小型或向下扬声器(包括平板电视或耳机)限制的应用。 通常4执行AfterMaster HD时为-8 mA 尺寸为3.63 mm x2.68 mm x 0.92 mm(包括焊球)提供 包括一个快速的I 基于C的界面,用于下载和AfterMaster HD算法的一般配置,一个高度可配置的PCM接口,用于将数据流入和器件,高速UART,SPI端口和5个GPIO。 这些器件无铅,无卤素/ BFR,符合RoHS标准...
    发表于 04-18 19:42 531次 阅读

    AD567 12位电流输出、微处理器兼容型DAC

    信息优势和特点 单芯片结构 双缓冲锁存器支持兼容8位微处理器 快速建立时间:500 ns(最大值,至±1/2 LSB) 片内集成高稳定性嵌入式齐纳基准电压源 整个温度范围内保证单调性 整个温度范围内保证线性度:1/2 LSB(最大值,AD567K) 保证工作电压:±12 V或±15 V 欲了解更多信息,请参考数据手册产品详情AD567是一款完整的高速12位单芯片数模转换器,内置一个高稳定性嵌入式齐纳基准电压源和一个双缓冲输入锁存器。该转换器采用12个精密、高速、双极性电流导引开关和一个经激光调整的薄膜电阻网络,可提供快速建立时间和高精度特性。微处理器兼容性通过片内双缓冲锁存器实现。输入锁存器能够与4位、8位、12位或16位总线直接接口。因此,第一级锁存器的12位数据可以传输至第二级锁存器,避免产生杂散模拟输出值。锁存器可以响应100 ns的短选通脉冲,因而可以与现有最快的微处理器配合使用。AD567拥有如此全面的功能与高性能,是采用先进的开关设计、高速双极性制造工艺和成熟的激光晶圆调整技术(LWT)的结果。该器件在晶圆阶段进行调整,25°C时最大线性误差为±1/4 LSB(K级),整个工作温度范围内的线性误差为±1/2 LSB。芯片的表面下(嵌入式...
    发表于 04-18 19:24 517次 阅读

    AD557 DACPORT低成本、完整微处理器兼容型8位DAC

    信息优势和特点 完整的8位DAC 电压输出:0 V至2.56 V 内部精密带隙基准电压源 单电源供电:5 V (±10%) 完全微处理器接口 快速建立时间:1 xxs内电压达到±1/2 LSB精度 低功耗:75 mW 无需用户调整 在工作温度范围内保证单调性 规定了 T min至T max的所有误差 小型16引脚DIP或20引脚PLCC封装 低成本产品详情AD557 DACPORT®是一款完整的电压输出8位数模转换器,它将输出放大器、完全微处理器接口以及精密基准电压源集成在单芯片上。无需外部元件或调整,就能以全精度将8位数据总线与模拟系统进行接口。AD557 DACPORT的低成本和多功能特性是单芯片双极性技术持续发展的结果。完整微处理器接口与控制逻辑利用集成注入逻辑(I2L)实现,集成注入逻辑是一种极高密度的低功耗逻辑结构,与线性双极性制造工艺兼容。内部精密基准电压源是一种取得专利的低压带隙电路,采用+5 V单电源时可实现全精度性能。薄膜硅铬电阻提供在整个工作温度范围内保证单调性工作所需的稳定性,对这些薄膜电阻进行激光晶圆调整则可实现出厂绝对校准,误差在±2.5 LSB以内,因此不需要用户进行增益或失调电压调整。新电路设计可以使电压在800 ns内达到±...
    发表于 04-18 19:12 548次 阅读

    AD558 电压输出8位数模转换器,集成输出放大器、完全微处理器接口和精密基准电压源

    信息优势和特点 完整8位DAC 电压输出:两种校准范围 内部精密带隙基准电压源 单电源供电:+5 V至+15 V 完全微处理器接口 快速建立时间:1 ±s内电压达到±1/2 LSB精度 低功耗:75 mW 无需用户调整 在工作温度范围内保证单调性 规定了 Tmin至Tmax的所有误差 16引脚DIP和20引脚PLCC小型封装 激光晶圆调整单芯片供混合使用产品详情AD558 DACPORT®是一款完整的电压输出8位数模转换器,它将输出放大器、完全微处理器接口以及精密基准电压源集成在单芯片上。无需外部元件或调整,就能以全精度将8位数据总线与模拟系统进行接口。这款DACPORT器件的性能和多功能特性体现了近期开发的多项单芯片双极性技术成果。完整微处理器接口与控制逻辑利用集成注入逻辑(I2 L)实现,集成注入逻辑是一种极高密度的低功耗逻辑结构,与线性双极性制造工艺兼容。内部精密基准电压源是一种取得专利的低压带隙电路,采用+5 V至+15 V单电源时可实现全精度性能。薄膜硅铬电阻提供在整个工作温度范围内保证单调性工作所需的稳定性(所有等级器件),对这些薄膜电阻运用最新激光晶圆调整技术则可实现出厂绝对校准,误差在±1 LSB以内,因此不需要用户进行增...
    发表于 04-18 19:12 2118次 阅读

    TMS320C5545 TMS320C5545 定点数字信号处理器

    信息描述这些器件是 TI C5000定点数字信号处理器 (DSP) 产品系列的成员之一,适用于低功耗应用。 选择。 定点 DSP 基于 TMS320C55x DSP 系列 CPU 处理器内核。C55x DSP 架构通过提升的并行性和节能性能实现高性能和低功耗。CPU 支持一个内部总线结构,此结构包含一条程序总线,一条 32 位读取总线和两条 16 位数据读取总线,两条数据写入总线和专门用于外设和 DMA 操作的附加总线。这些总线可实现在一个单周期内执行高达四次 16 位数据读取和两次 16 位数据写入的功能。此器件还包含四个 DMA 控制器,每个控制器具有 4 条通道,可在无需 CPU 干预的情况下提供 16 条独立通道的数据传送。每个 DMA 控制器在每周期可执行一个 32 位数据传输,此数据传输与 CPU 的运行并行并且不受 CPU 运行的影响。 C55x CPU 提供两个乘积累积 (MAC) 单元,每个单元在一个单周期内能够进行 17 位 × 17 位乘法以及 32 位加法。一个中央 40 位算术和逻辑单元 (ALU) 由一个附加 16 位 ALU 提供支持。ALU 的使用受指令集控制,从而提供优化并行运行和功耗的能力。C55x CPU 内的地址单元 (AU) 和数据单元 (DU) 对这些资源进...
    发表于 04-18 19:06 343次 阅读