创作

完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>

3天内不再提示

FPGA原型验证系统平台和Emulator硬件仿真平台的差异

科技绿洲 来源:芯华章科技 作者:芯华章科技 2022-05-25 09:35 次阅读

FPGA原型验证系统

FPGA原型验证系统的主要应用场景是“芯片设计过程中搭建软硬件一体的系统验证环境”:一是芯片流片回来前为软件团队提供调试驱动软件的平台,加速芯片上市时间;二是作为芯片仿真验证的一个补充,因为在FPGA内部可以生成真实电路,并且可以对接真实的硬件子卡,相较仿真使用的软件模型有一定差别,因此可以发现更多隐蔽的bug ;此外FPGA相对软件仿真以及Emulator而言,速度更快,比较适合一些耗时较多的场景case。故在芯片设计规模越来越大的情况下,使用多颗FPGA芯片互联能够快速实现高性能的全系统验证原型,并满足该场景下的调试需求。

Emulator 硬件仿真器

Emulator的主要应用场景是 “芯片设计过程中对完整封闭的设计进行加速仿真并调试”,它与FPGA原型验证系统的主要定位差异在于:能对全芯片进行和芯片时序行为一致的硬件仿真,包括全芯片信号的提取,对全芯片的功能、性能、功耗进行系统级的验证与调试。这一点差别导致了两者系统设计上的巨大差异。用户无需花费大量的时间去考虑如何设计、如何分割、如何布局布线等问题,从而在易用性方面大大增强。

基于FPGA原型验证系统平台和 Emulator硬件仿真平台二者的设计目标和应用场景差异,下面我们分别来介绍一下这两种产品的关键点。

FPGA原型验证系统

随着目前集成电路的不断发展,设计规模的大型化,单颗FPGA板在容量上就显得捉襟见肘,已经无法满足设计需求。以目前国内头部的CPUGPU设计公司的设计规模,单颗IC芯片的设计体量,需要占用到几十颗Xilinx VU440级别FPGA的情况,已屡见不鲜。在这种背景之下,FPGA系统供应厂商开始着手研究多颗FPGA的系统互联解决方案。其中就包括在单块的PCB板上装配多颗FPGA及多个FPGA系统之间的互联。

经过不断探索,FPGA原型验证平台产品应运而生。之所以称之为“平台”或“系统”,就一定会包含对应的软件和硬件。首先在硬件结构上多颗FPGA互联结构的引入就要求结构上比单板形式的FPGA开发板要复杂的多,其次FPGA芯片厂商提供的软件工具无法支持多片的FPGA分割,需要配套专业的FPGA原型分割相关软件工具。

一套优秀的FPGA原型验证系统,应该具有以下产品特性:

基于模块化的设计,可灵活扩充与裁剪的验证平台规模

在保证一定的高速仿真性能的前提下,提供设计完整性

提供从软件早期开发到系统级验证的解决方案

提供从综合、自动模块分割、布局布线、FPGA bit产生、下载、在线/离线Debug的整套流程

提供丰富的调测手段,帮助用户快速定位问题,易于设计的快速Bring Up

提供丰富的接口子板和外部真实设备相连

提供软件接口与外部工具构成复杂的调试解决方案

提供丰富的IO接口,以及高速Serdes接口用于partition互连以及外设子卡的互连

FPGA原型验证系统速度快,但它的缺点也是显而易见的,主要体现在调试的便利性上继承了FPGA自身的一些缺点,比如需借助FPGA内嵌逻辑分析仪来抓取信号排查问题,布局布线耗时冗长,效率不是太高。

其他关于FPGA原型验证系统的详细内容,请参考文末文章链接《硬件辅助验证产品解读(上篇)- FPGA开发板vs原型验证系统》。

硬件仿真器Emulator

在目前SoC规模越来越大型化的情况下,有的设计甚至达到数百亿ASIC等效门规模,巨大的设计规模导致软件仿真时间上的消耗变得越来越无法忍受。FPGA原型平台在验证规模到达一定级别,FPGA数量太多的情况下,也会带来新的分割问题并且会失去原有的性能优势。硬件仿真器的优势主要在于它独有的、超大规模的硬件结构,尽可能地保证了RTL设计的完整性。从硬件实现上看,一般有基于FPGA和CPU两种架构,对于基于FPGA架构的类型来说(如Synopsys的Zebu系列),可以理解为有很多块FPGA单板,大量的单板与电源、控制等再互相连接起来,形成一个“庞然大物”,优点是仿真性能高,使用商用FPGA可以降低开发成本;对于基于CPU架构的类型来说(如Cadence的Palladium系列),通常会将集成了数以万计的高速CPU核的ASIC芯片焊接在一块巨大的单板上,配以控制、冷却等模块构成一个完整系统。优点在于编译时间短,调试能力强;缺点就是功耗高,需要特别冷却系统和运营成本高,稳定性比较难控制,性能一般也比基于FPGA的硬件仿真系统低些。一般一套Emulator的体积大约从一个冰柜到一台大双开门冰箱的大小,而大型Emulator的重量也可以用“吨”来计算了。本文主要介绍基于FPGA的硬件仿真器。

基于FPGA的原型平台和硬件仿真器,两者的架构和软件上虽有一定的相似之处,但定位不同,Emulator的定位和设计都是指向大容量和全系统仿真级调试,因此软硬件设计上有不同的取舍。综合来看,硬件仿真器的特点是支持超大规模(10亿门级以上)的设计容量,全自动化的软件设置实现流程,基本无需修改硬件连接配置,以及灵活多样的全系统仿真调试能力,包括:

信号的追踪深度更深(达数十亿仿真周期)

信号的条件触发、动态探针插入、离线调试

拥有不限量的时钟域,它们可以从核心时钟资源中无限衍生

全系统范围的调试追踪

带有UVM验证方法学的协同加速仿真

软硬件的协同验证、测试接口的虚拟化支持

系统功耗与性能预估、分析

目前,主流的Emulator工作特点,基本上包括以下几种:

基于Cycle级的软硬件联合仿真

基于ICE ( In-Circuit Emulator )模式: 一种最为传统的,理论上运行速度最快的模式。这种模式下需要在硬件中集成被测试逻辑单元及测试逻辑,或者通过外设硬件输入激励;且往往需要用到Speed Adapter以实现外围高速硬件和硬件仿真器在工作频率上的桥接。由于Emulator本身的运行频率不高,那么和外部的设备,如PCIE/SATA/USB等连接时需要通过速度匹配设备,通过缓存来匹配快速端的速度进行适配

基于事务级(Transaction)的软硬件联合仿真;这种情况下,被测试的逻辑部分运行在Emulator的硬件里面;硬件通过一套完整的软件及驱动、物理通道和Host Server实现连接。这种方式下可以使用多样的SW model Library,常见的有PCIE/AMBA bus等。虽然说它的运行速度没有ICE模式快,但是在软件上的功能和方法支持非常丰富。这种方式也被认为是软件Simulator的硬件化

提供丰富多样的虚拟解决方案:包括Virtual Host(Qemu/VDK),Virtual Device(例如基于Chiplet的Die to Die 模型),Virtual memory models(各类协议的存储器模型SDRAM/Flash/SRAM/EEPROM),Transactors(AMBA/PCIe),Hybrid Mode(CPU Models+ DUT in Hardware)

多种模式的探针工作方式:静态探针、动态探针、全景探针和定制探针组等

其次,在多用户的支持方面,Emulator系统可以支持较多的用户同时在线使用,实现资源的灵活调度;而FPGA原型系统目前也有可以支持多用户的场景,但因为产品在时钟资源分配等方面存在着局限性,所以实际很少采用。

总 结

下面的图例便于读者更容易的理解它们二者之间的关系:

从系统的特性上看,FPGA 原型系统支持多FPGA、自动分割;性能较高的情况下运行系统软件;仿真加速器的超大容量可以放全芯片的设计,进行全芯片的系统功能/性能/功耗验证。从应用场景上看,我们看到原型系统和仿真加速器在软硬件协同设计方面,有一定的交集。 以上就是关于FPGA原型验证系统和硬件仿真器这两种不同的数字设计验证平台的对比介绍,谢谢!

审核编辑:彭静
  • fpga
    +关注

    关注

    1376

    文章

    14301

    浏览量

    569984
  • 芯片设计
    +关注

    关注

    13

    文章

    281

    浏览量

    50955
  • 软件
    +关注

    关注

    34

    文章

    2980

    浏览量

    78044
收藏 人收藏

    评论

    相关推荐

    Verilog编码风格

    parameter关键字定义模块特定的参数,该参数在特定模块实例的范围生效。参数用于为模块实例提供不....
    的头像 FPGA之家 发表于 06-26 10:46 199次 阅读

    关于元件例化的教程

    关于元件例化的教程大家可以下载学习哦
    发表于 06-24 14:58 3次 阅读

    flutter_ocr Flutter开发的OCR软件

    ./oschina_soft/flutter_ocr.zip
    发表于 06-24 14:43 8次 阅读
    flutter_ocr Flutter开发的OCR软件

    LVDS电平以及LVDS25电平能否约束到这个BANK上呢?

    当两个banks的I/O口作为LVDS电平时,HR banks的I/O电压VCCO只能为2.5V,H....
    的头像 FPGA设计论坛 发表于 06-24 11:28 211次 阅读

    深入了解ProWriter软件的界面参数

    想必好多同学在初次使用ProWriter软件时,有些不知所措,界面上那么多东西都代表什么?应该怎么配....
    的头像 中颖电子 发表于 06-24 11:03 156次 阅读

    边缘的超低功耗关键短语检测

      BNN 可以检测多达十个 1 秒的关键短语,非常适合通过语音进行 HMI。为了提高检测精度,仅在....
    的头像 星星科技指导员 发表于 06-24 10:09 336次 阅读
    边缘的超低功耗关键短语检测

    【高云半导体Combat开发套件试用体验】之示例工程编译

    使用gw2a18_test工程,编译报错:ERROR (PJ0007) : Please validate Synthesis Tool is GowinSynthesis, or install...
    发表于 06-23 17:26 576次 阅读
    【高云半导体Combat开发套件试用体验】之示例工程编译

    东软睿驰获颁ISO/SAE 21434:2021认证证书

    近日,国际公认的测试、检验和认证机构SGS为东软睿驰颁发ISO/SAE 21434:2021汽车信息....
    的头像 科技绿洲 发表于 06-23 15:57 304次 阅读

    【高云半导体Combat开发套件试用体验】FPGA基本语法及Combat使用小技巧

    FPGA常用的基本类型wire、reg和parameter。wire:线网型数据,表示硬件单元之间的物理连线,是verilog中默认的数据类型,由a...
    发表于 06-23 14:51 1534次 阅读
    【高云半导体Combat开发套件试用体验】FPGA基本语法及Combat使用小技巧

    新华三连续四年位居IT统一运维软件市场榜首

    在数字化转型“深水区”,业务、技术体系和平台架构的日益复杂化和多元化,催生了云化、智能化的运维服务需....
    的头像 科技绿洲 发表于 06-23 14:43 313次 阅读

    2022年我国芯片设计行业的概况

    近年来,在集成电路行业的整体规模迅速扩张的同时,也推动了芯片设计、元器件制造、封装测试等子行业的共同....
    的头像 半导体行业相关 发表于 06-23 14:30 381次 阅读
    2022年我国芯片设计行业的概况

    LDPC FEC成为无线回程的首选技术

      LDPC 的研究将继续进行,我们可以期待这些代码在不同的通信场景中会发现更多的适用性。我们很可能....
    的头像 星星科技指导员 发表于 06-23 14:10 168次 阅读
    LDPC FEC成为无线回程的首选技术

    高通AI软件栈产品组合提供从边缘到云端的AI功能

    高通技术公司今日宣布推出高通AI软件栈产品组合,进一步提升公司在AI和智能网联边缘领域的领先优势。高....
    的头像 科技绿洲 发表于 06-23 11:38 470次 阅读

    东软医疗NeuViz Glory耀世CT为贺州百姓健康保驾护航

     东软医疗NeuViz Glory 耀世CT落户三年来, 贺州市人民医院便作为国产高端CT“先进医疗....
    的头像 科技绿洲 发表于 06-23 10:45 450次 阅读

    在FPGA中实施PCI Express桥接解决方案

      PCIe 设计对设计人员提出了重大挑战。对接口的要求各不相同,具体取决于 PCIe 设备是否必须....
    的头像 星星科技指导员 发表于 06-23 10:42 191次 阅读
    在FPGA中实施PCI Express桥接解决方案

    小米光学创新不断突破 带来前所未有的影像体验

    为此,小米光学团队研发出了一套光学系统评测软件,以此来平衡各种因素对整个光学系统的影响到底是多少,也....
    的头像 科技绿洲 发表于 06-23 10:36 345次 阅读

    FPGA的虚拟时钟用于什么地方?

    如果I/O路径参考时钟源于内部的衍生时钟,那set_input_delay和set_output_d....
    的头像 OpenFPGA 发表于 06-23 10:15 91次 阅读

    为何要学习FPGA 四个理由告诉你

    为什么要学习FPGA?前景好?薪酬高?没有所谓的中年危机?国家政策大力扶持?为国家技术发展贡献力量?....
    的头像 明德扬吴老师 发表于 06-23 08:33 385次 阅读

    片上系统设计和开发注意事项

      在设计过程中,各种考虑因素发挥了特殊作用:指定 FPGA 的 I/O 接口、识别不同的时钟域、定....
    的头像 星星科技指导员 发表于 06-22 16:36 189次 阅读

    在SpinalHDL里实现优雅的添加待跟踪波形信号

    在FPGA的开发过程中,在线抓取波形往往是终极调试大法。而如何抓取信号,相信做逻辑开发的小伙伴都是轻车熟路,张口就来,无...
    发表于 06-22 14:37 383次 阅读

    createrepo创建yum源的工具

    ./oschina_soft/createrepo.zip
    发表于 06-22 14:30 6次 阅读
    createrepo创建yum源的工具

    Jellyfin软件媒体系统

    ./oschina_soft/jellyfin.zip
    发表于 06-22 14:29 8次 阅读
    Jellyfin软件媒体系统

    艾默生宣布可持续发展战略

    近日,艾默生宣布其可持续发展战略,计划在2045年实现温室气体(GHG)范围一、范围二和范围三净零排....
    的头像 科技绿洲 发表于 06-22 14:21 180次 阅读

    noMeiryoUI Windows系统字体调整软件

    ./oschina_soft/noMeiryoUI.zip
    发表于 06-22 11:24 8次 阅读
    noMeiryoUI Windows系统字体调整软件

    Pilkington FPGA架构简介

    第一种架构(无特定名称)是围绕一个具有NAND门和锁存器的逻辑单元设计的,每个逻辑单元通过本地互连进....
    的头像 FPGA之家 发表于 06-22 09:41 89次 阅读

    迪进国际推出Digi ConnectCore语音控制软件

    全球领先的物联网(IoT)解决方案、连接产品和服务提供商迪进国际(Digi Internationa....
    的头像 文传商讯 发表于 06-21 16:53 245次 阅读

    基于FPGA的信号发生器系统结构分析

    本设计相位累加器设定为32位,正弦表数据为8位,因此在ROM查找表里的容量为232×8=34,359....
    的头像 要长高 发表于 06-21 10:54 2296次 阅读
    基于FPGA的信号发生器系统结构分析

    CacheQ的编译器支持多线程CPU加速

      该工具套件支持对生成的虚拟引擎进行编译、检查和错误检测、性能预测、分析、调试和可视化。它支持目标....
    的头像 星星科技指导员 发表于 06-21 09:15 73次 阅读

    FPGA 深度开发课程

    主题 1:VIVADO 开发流程和资源评估  学习目标:  1、掌握 VIVADO 开发流程 2、掌....
    发表于 06-21 06:50 23次 阅读

    派拓网络帮助企业了解和防范可能面临勒索软件威胁

    近日,全球网络安全领导企业 Palo Alto Networks(派拓网络)(纳斯达克代码:PANW....
    的头像 科技绿洲 发表于 06-20 17:21 364次 阅读

    xilinx core generator里面的block ram介绍

    CORE Generator里有很多的IP核,适合用于各方面的设计。一般来说,它包括了:基本模块,通....
    的头像 FPGA设计论坛 发表于 06-20 17:21 253次 阅读

    【高云半导体Combat开发套件试用体验】开箱及开发准备工作

    开箱后用了一个大静电袋装着开发板和一根Micro USB线,没有电源线(DC5521),我的并没有出现其他坛友亚克力板破损的情况,...
    发表于 06-20 16:37 1901次 阅读
    【高云半导体Combat开发套件试用体验】开箱及开发准备工作

    典型的基于RTL的ASIC设计流程分析

    FPGA的前端设计流程类似于ASIC,但后端不同。FPGA的后端部分与ASIC的主要区别在于FPGA....
    的头像 要长高 发表于 06-20 16:24 2151次 阅读
    典型的基于RTL的ASIC设计流程分析

    如何在FPGA和ASIC之间做选择

    需要门级验证:FPGA 和 ASIC 一样需要设计级验证。但是,FPGA 在门级不是细粒度的,因此它....
    的头像 要长高 发表于 06-20 16:13 603次 阅读
    如何在FPGA和ASIC之间做选择

    NVIDIA DOCA 软件框架可提供一致开发体验

    NVIDIA DOCA 软件框架包括了对 NVIDIA BlueField DPU (数据处理器)进....
    的头像 科技绿洲 发表于 06-20 11:24 234次 阅读
    NVIDIA DOCA 软件框架可提供一致开发体验

    FPGA-串口通信模块(含IP核)

    ARTIX-xlinx 版本FPGA 串口通信模块(含IP核)
    发表于 06-20 11:07 20次 阅读

    验证IP:芯片设计验证的重要组成部分

      在仿真平台中,VIP 不应与特定的仿真器绑定。在仿真平台中,不应将 VIP 绑定到仿真器。同样,....
    的头像 星星科技指导员 发表于 06-20 11:06 190次 阅读

    FPGA 对IO属性分配时,缺少了key,clk这两个逻辑,请问是什么原因?

    FPGA 按键控制1秒计数器的启动与停止来控制led[7:0],每当满一秒时,led[7:0]+1。编写程序后,对IO属性分配时,只有LED...
    发表于 06-20 10:23 1022次 阅读
    FPGA 对IO属性分配时,缺少了key,clk这两个逻辑,请问是什么原因?

    基于Robei EDA工具的隔离病房看护机器人设计

    由于主控制板AC620/Inter/EP4CE10F17C8开发板完成整个系统的大部分功能芯片资源已....
    的头像 安芯教育科技 发表于 06-20 10:05 238次 阅读

    Telink蓝牙芯片量产的烧录方法

    Telink蓝牙芯片量产烧录有一套成熟的烧录方法,软硬件配合可以完成Telink蓝牙芯片的测试、参数....
    发表于 06-20 09:49 25次 阅读

    计数器分频怎么个不稳定法 FPGA生成的DDS数据如何导出到matlab中

    答:DR3和RAM一样,是一个存储器件,它的每个内部单元都存储了当前的数据状态值。
    的头像 明德扬吴老师 发表于 06-20 09:33 138次 阅读
    计数器分频怎么个不稳定法 FPGA生成的DDS数据如何导出到matlab中

    集成电路、软件及互联网企业大唐电信发布2022第一季度报告

    集成电路、软件及互联网企业大唐电信科技股份有限公司发布2022第一季度报告,具体内容如下。 一、 主....
    的头像 汽车玩家 发表于 06-20 09:29 251次 阅读

    KT6368A蓝牙芯片软件版本详细说明

    目前KT6368A蓝牙芯片,总共开发了三个版本,他们的硬件IO定义都是一模一样的。
    的头像 清月电子 发表于 06-20 09:08 145次 阅读
    KT6368A蓝牙芯片软件版本详细说明

    用于调试嵌入式系统软件的硬件仿真

      SoC 是一个成熟的嵌入式系统,需要硬件仿真来验证它是否正常工作。借助硬件仿真,开发团队可以更有....
    的头像 星星科技指导员 发表于 06-19 15:30 252次 阅读

    EDA工具适用于SoC软件验证环境

      首先,有一些虚拟原型系统,从简单的存根代码到在 QEMU 中运行的虚拟板,再到更高级的虚拟原型系....
    的头像 星星科技指导员 发表于 06-19 15:25 295次 阅读

    请问一下,有哪位大佬用过rtl8211FD这个千兆phy芯片吗,有遇到过它们之间传输数据时延时较大的问题吗?

    出现的问题现象: 我用带有rtl8211FD千兆phy芯片的zynq之间进行传输数据,但是测试出数据的延时较大,有一万多ns; 但是和其...
    发表于 06-19 14:20 1277次 阅读

    通过片上仪器和逻辑分析轻松进行FPGA和ASIC调试

      随着复杂性的增加和对探测点的访问受限,ASIC 和 FPGA 验证和调试变得乏味且耗时。随着越来....
    的头像 星星科技指导员 发表于 06-19 07:40 246次 阅读
    通过片上仪器和逻辑分析轻松进行FPGA和ASIC调试

    是德Keysight示波器上位机软件NS-Scope介绍

      1、软件概述          ◆ 为了解决示波器测试操作流程繁琐、参数配置复杂等问题,Nami....
    的头像 纳米软件(系统集成) 发表于 06-17 17:48 110次 阅读
    是德Keysight示波器上位机软件NS-Scope介绍

    D触发器为什么能对数据延迟一个时钟周期

    D触发器在FPGA里用得很多,但我经常无法理解D触发器为什么能对数据延迟一个时钟周期(打一拍)。下面....
    的头像 FPGA设计论坛 发表于 06-17 16:56 532次 阅读

    基于模型的标定软件xCAL介绍

    xCAL是一个基于模型的标定软件,它将FEV的标定工程经验集成到易于使用的工具中。该软件使得强大的D....
    的头像 FEV CN 发表于 06-17 16:36 382次 阅读

    用Verilog设计数字温度计?

    1.eda 用Verilog设计数字温度计 2.子模块设计 3.整机系统设计 4.仿真验证 5.在实验装置上进行硬件测试 6.设计报告 ...
    发表于 06-17 13:52 1351次 阅读

    FPGA高速收发器的高速Serdes均衡技术

     CTLE(连续时间线性均衡)是一种应用于接收的线性滤波器,可衰减低频信号分量,放大奈奎斯特频率附近....
    的头像 要长高 发表于 06-17 11:54 3757次 阅读
    FPGA高速收发器的高速Serdes均衡技术

    FPGA高速收发器如何解决信号完整性问题

    反射是因为阻抗不匹配和stub引起的。例如线宽不一样,就会引起阻抗不匹配,信号传输中经过的耦合电容、....
    的头像 要长高 发表于 06-17 11:40 3802次 阅读
    FPGA高速收发器如何解决信号完整性问题

    SDR++跨平台的SDR软件

    ./oschina_soft/SDRPlusPlus.zip
    发表于 06-17 11:29 29次 阅读
    SDR++跨平台的SDR软件

    FPGA在微软云azure中的应用

    编程复杂,开发周期较长。RTL的开发包括了架构设计,RTL代码,仿真验证,上板调试。一个项目的周期往....
    的头像 FPGA之家 发表于 06-17 09:59 194次 阅读

    MDY专题课产品的问题解答汇总(JESD204B)

    【问题11.31】如果我这里有两个9144芯片,他们之间如何同步呢? 答:1. 时钟同步,采用同一个....
    的头像 明德扬吴老师 发表于 06-17 06:53 255次 阅读
    MDY专题课产品的问题解答汇总(JESD204B)

    NI数字Pattern仪器PXIe破解远程DFT验证难题

    在芯片的DFT验证过程中,一般会利用ATE向待测芯片的输入管脚发送测试用的Pattern,然后在芯片....
    的头像 科技绿洲 发表于 06-16 17:20 372次 阅读

    如何在spi flash上电配置完FPGA后对FLASH直接进行读写操作呢

    用的xilinx xc7k325t  flash型号为N25Q128A ,怎么在上电完成FPGA配置用户在FPGA里对FLASH直接进行读...
    发表于 06-16 11:49 919次 阅读

    电力FPGA实时仿真的系统规模评估准则分享

    之前我们介绍了基于CPU的实时仿真评估准则,那这一篇,主要来聊一聊基于FPGA实时仿真的那些评估准则。因为前面也有讲到电...
    发表于 06-14 10:20 376次 阅读
    电力FPGA实时仿真的系统规模评估准则分享

    【高云半导体Combat开发套件试用体验】+一次开箱

    高云半导体的开发板已经收到。 第一时间,我们做一个开箱吧,看看高云COMBAT的开发板FPGA。 下面就是上图吧 从...
    发表于 06-12 11:06 2355次 阅读

    TMP411 ±1°C Programmable Remote/Local Digital Out Temperature Sensor

    TMP411设备是一个带有内置本地温度传感器的远程温度传感器监视器。远程温度传感器,二极管连接的晶体管通常是低成本,NPN或PNP型晶体管或二极管,是微控制器,微处理器或FPGA的组成部分。 远程精度为±1 °C适用于多个设备制造商,无需校准。双线串行接口接受SMBus写字节,读字节,发送字节和接收字节命令,以设置报警阈值和读取温度数据。 TMP411器件中包含的功能包括:串联电阻取消,可编程非理想因子,可编程分辨率,可编程阈值限制,用户定义的偏移寄存器,用于最大精度,最小和最大温度监视器,宽远程温度测量范围(高达150°C),二极管故障检测和温度警报功能。 TMP411器件采用VSSOP-8和SOIC-8封装。 特性 ±1°C远程二极管传感器 ±1°C本地温度传感器 可编程非理想因素 串联电阻取消 警报功能 系统校准的偏移寄存器 与ADT7461和ADM1032兼容的引脚和寄存器 可编程分辨率:9至12位 可编程阈值限...
    发表于 09-19 16:35 448次 阅读
    TMP411 ±1°C Programmable Remote/Local Digital Out Temperature Sensor

    TMP468 具有引脚可编程的总线地址的高精度远程和本地温度传感器

    TMP468器件是一款使用双线制SMBus或I 2 C兼容接口的多区域高精度低功耗温度传感器。除了本地温度外,还可以同时监控多达八个连接远程二极管的温度区域。聚合系统中的温度测量可通过缩小保护频带提升性能,并且可以降低电路板复杂程度。典型用例为监测服务器和电信设备等复杂系统中不同处理器(如MCU,GPU和FPGA)的温度。该器件将诸如串联电阻抵消,可编程非理想性因子,可编程偏移和可编程温度限值等高级特性完美结合,提供了一套精度和抗扰度更高且稳健耐用的温度监控解决方案。 八个远程通道(以及本地通道)均可独立编程,设定两个在测量位置的相应温度超出对应值时触发的阈值。此外,还可通过可编程迟滞设置避免阈值持续切换。 TMP468器件可提供高测量精度(0.75°C)和测量分辨率(0.0 625°C)。该器件还支持低电压轨(1.7V至3.6V)和通用双线制接口,采用高空间利用率的小型封装(3mm×3mm或1.6mm×1.6mm),可在计算系统中轻松集成。远程结支持-55°C至+ 150°C的温度范围。 特性 8通道远程二极管温度传感器精度:±0.75&...
    发表于 09-18 16:05 333次 阅读
    TMP468 具有引脚可编程的总线地址的高精度远程和本地温度传感器