创作

完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>

3天内不再提示

CTSD精密ADC—利用异步采样速率转换(ASRC)简化数字数据接口

来源:厂商供稿 作者:ADI模拟设计经理 2022-05-13 14:02 次阅读

本系列文章已突出介绍了连续时间Σ-Δ(CTSD)模数转换器(ADC)调制器环路的架构特性,这种架构能够简化ADC模拟输入端的信号链设计。现在讨论将ADC数据与外部数字主机接口以对此数据执行应用相关处理的简单但创新的方法。对任何应用而言,数字数据输出采样速率都是ADC信号链的一个关键参数。但是,不同应用有不同的采样速率要求。本文章介绍一种新型片内采样速率转换技术,其用在核心ADC的输出上,允许信号链设计人员以应用所需的采样速率处理ADC数字输出数据。

ADC的作用是对模拟输入信号进行采样,并将其转换为等效的数字格式。应用对数字数据做进一步处理所需的采样速率不一定与ADC对模拟信号进行采样的速率相同。每个应用都有独特的数字输出采样速率要求。采样速率转换器将ADC数据的输入采样速率映射为所需的输出采样速率。本文首先概述各种应用的采样速率要求,证明ADC需要支持广泛的输出采样速率。然后,本文快速回顾已知ADC架构中的传统采样速率转换技术及其缺点。接下来,本文介绍新颖的异步采样速率转换(ASRC),它能与任何ADC架构配对,以获得任何所需的输出采样速率,并用外部数字主机简化数字接口设计。

ASRC与CTSD ADC搭配可谓两全其美,不仅能简化ADC模拟输入端的信号链设计,也能简化数字输出端的信号链设计。

采样速率要求

驱动数字数据采样速率选择ADC的主要性能参数之一是ADC的预期精度。数字数据中的样本数量越多,对模拟输入的表示就越准确。但不利的一面是需要处理大量数据,外部数字主机接口设计的复杂度和功耗会提高。因此,每个应用根据所需的精度、功耗预算和设计复杂度以及计划的算法处理,决定了数字数据的采样速率。所需的大多数一般采样速率可以分类如下:

奈奎斯特采样速率

众所周知的奈奎斯特采样1准则指出:为了提供模拟输入的忠实数字表示,采样速率至少应为输入带宽的两倍。因此,奈奎斯特采样速率应用的数字采样速率为目标输入带宽的两倍。这种采样速率的一个众所周知的例子是CD上的数字音频数据存储,其速率为44.1 kSPS,而目标输入音频带宽最高为20 kHz,即人类听力的频率上限。

过采样速率

有少数一些应用,例如频率谐波分析或时域分析,其需要的采样速率比输入带宽高出好多倍。过采样速率的一个例子是冲击检测环境中瞬态信号的时域分析,如图1所示。如果这种信号的采样速率是奈奎斯特采样速率,我们将无法了解信号的全貌。拥有更多的采样点可以更忠实地重建和分析信号。

图1.瞬态信号的时域分析:(a) 奈奎斯特采样速率,(b) 过采样速率

可变采样速率

某些应用(例如相干采样)要求以良好的分辨率根据模拟输入频率调整输出采样速率。电力线监测就是这种应用的一个例子,需要相干采样来满足IEC 61000-4-30规定的A类电能质量计量要求。这些标准的精度要求决定了采样速率需要跟踪输入线路频率漂移。在这些应用中,电力线上的时钟频率合成电路产生ADC的输出数字数据采样时钟,如图2所示。

图2.可变采样速率:电力线质量监测

多采样速率

在检测和分析宽范围且不同类型的模拟输入的多通道应用中,例如示波器数据采集应用,每个通道的采样速率可能不同。在这种情况下,平台中使用的ADC应该能够灵活地支持多采样速率。

图3.多采样速率应用

因此,数字数据采样速率要求因应用而异,并不存在一种万能的采样速率。所以,面向广阔市场的ADC需要支持宽范围的可编程数字数据采样速率。

图4展示了一个具有外部数字主机的广义ADC数字数据接口。需要注意的是,本文中讨论的数字数据接口不包括器件配置控制接口,如SPII2C

图4.广义ADC数字数据接口


核心ADC利用速率为fsin的采样时钟对模拟输入采样,如图4所示。在大多数数据手册中,输入采样时钟本身一般表示为MCLK。最终数字输出数据的采样速率为fodr。通常,这些引脚在数据手册中标记为ODR、DRDY或CONVST时钟。本文使用ODR时钟这个总称来表示数字输出数据时钟。

ADC核心的采样速率fsin取决于ADC架构。数字输出数据速率fodr取决于外部数字主机的数据接口要求。在大多数ADC信号链应用中,fsin和fodr可以具有不同的值并且不相关。因此需要进行采样速率转换,将ADC核心的fsin数据映射为fodr的数字输出数据。以下部分将讨论众所周知的ADC架构(如奈奎斯特ADC和过采样ADC)中使用的传统采样速率转换技术。此外,我们将深入了解其他相关的数字数据接口要求。

奈奎斯特速率ADC中的采样速率转换

在奈奎斯特速率转换器中,ADC核心的采样频率是模拟输入带宽fin的两倍。此类别下最常见的例子是奈奎斯特速率SAR ADC,其输入和输出采样速率相同。因此,数字输出数据速率时钟ODR可以复用为ADC核心采样时钟MCLK。在SAR ADC数据手册中,数字输出数据时钟表示为CONVST或DRDY。但如前所述,本文将所有这些时钟统称为ODR时钟。ODR和MCLK组合可简化数字数据接口,如图5所示,仅需一条时钟布线。由于时钟由外部时钟源或外部数字主机提供并控制,因此ADC由外部提供时钟。这意味着ADC是在外部托管模式下运行。

图5.托管模式中奈奎斯特速率转换器的简化数字数据接口


根据应用要求和模拟输入带宽,很容易调整采样速率fodr。通过调整fodr,我们还能调整ADC核心的采样时钟速率fsin。另一个优点是,当调整fodr时,整个ADC的功耗也会线性地调整。这种简化的数字数据接口还有许多其他延伸的好处,其中一个是多通道应用中易于同步。

易于同步

在单通道ADC应用中,提供给ADC的本地时钟会固有地将数字数据与给定时钟同步。在多通道ADC应用中,挑战是要保证多个模拟输入的同步采样,以及数字数据与ODR时钟边沿同步以进行进一步数字处理。多通道同步应用有很多广为人知的例子,例如音频应用,其中左右通道具有特定的同步要求。另一个典型例子是监测电网中的各种电力线。在每条电力线内部,电压、电流和功率输入测量需要同步。利用奈奎斯特速率ADC,如图6所示,通过共享ODR时钟并对其路由进行良好规划,可以轻松实现多通道同步。规划良好的路由可以确保ODR时钟以相同延迟传播到每个ADC,并提供尽可能好的通道同步。

图6.简化奈奎斯特速率采样速率转换器中的同步


简化的数字数据接口是奈奎斯特速率转换器的一个重要优势。下面讨论其无法胜任的一些数字数据接口挑战。

奈奎斯特速率控制的局限性

噪声调整

在基于应用的模拟输入带宽的奈奎斯特速率转换器中,可以轻松调整数字数据时钟。时钟调整可带来功耗上的优势,但由于所谓混叠折返现象,ADC噪声会增加。奈奎斯特采样准则的延伸是,任何超出奈奎斯特频率的信息都会折返或混叠回到目标频带。ADC的模拟输入会有大量来自信号源和输入模拟电路的干扰信息或噪声,其延伸到非常高的频率。ADC采样导致任何超过fsin/2的输入噪声折返,使得目标输入带宽中的噪声增加。如图7所示,随着采样速率降低,会有更多这样的外部噪声折返,从而增加ADC输出中的噪声。

图7.输入噪声折返与采样频率的关系

时钟时序约束

对于SAR ADC,模拟输入采样时钟需要两个阶段,如图9a所示。一个是采样阶段,其中ADC的输入采样电容对模拟输入充电;另一个是转换阶段,其中该采样数据被数字化。为了获得尽可能好的ADC性能,ADC的采样电路一般存在最短采样时间要求。因此,生成此时钟的外部数字主机或时钟源需要遵守这些时序约束。

时钟抖动

应用电路板上的时钟路由对时钟源的电源噪声或与电路板上的其他信号耦合敏感,因为该噪声会增加时钟边沿的不确定性。时钟边沿的不确定性被称为抖动,采样时钟上有多种类型的时钟抖动会影响ADC的性能。最常见的是周期间均方根抖动,其增加了模拟信号采样点的可变性,导致性能下降,如图8所示。有关均方根时钟抖动对ADC性能的影响的更多详细信息,请参阅相关文章2。

图8.时钟抖动引起模拟输入采样点的不确定性


总结一下,时钟抖动导致ADC数据的误差增加可以量化为信噪比(SNR)的降低:


其中σj为均方根抖动。

当数字主机或时钟源的噪声很高时,式1意味着要达到所需的SNRj,我们要么限制输入带宽,要么采用额外的技术来滤除时钟噪声。

时钟抖动是多通道应用的一个更严重挑战,平衡同步和长时钟布线引起的抖动增加需要良好的时钟架构规划3。在这种情况下,需要采取适当的隔离和缓冲措施以确保ADC具有低噪声时钟。隔离可利用常见的数字隔离器实现,但需要增加设计复杂度和功耗方面的预算。

图9.奈奎斯特速率转换器数据接口的局限性:(a) 时钟时间约束(b) 多通道应用中的隔离要求


了解奈奎斯特速率ADC中的采样速率控制之后,我们看一下过采样ADC中使用的采样速率控制技术。

过采样ADC中的采样速率转换

如本系列之前的文章所述,对连续时间信号进行采样和数字化会有信息损失,并且会在采样输出中引入量化噪声。有一类ADC遵循这样的原则,即样本数越大,精度越高,量化噪声误差越小。因此,其模拟输入采样速率高于奈奎斯特采样速率,这被称为过采样。一些新型精密SAR ADC使用这种过采样技术,被称为过采样SAR ADC。图10a显示了过采样SAR ADC的噪声优势。另一类使用过采样概念的ADC是Σ-Δ型ADC4,其量化噪声Qe被进一步整形并向外推出,以提高目标输入带宽中的性能。图10b显示了Σ-Δ型调制器的量化噪声的噪声整形特性。在数学上,采样频率为OSR × fodr/2,其中OSR为过采样率。

图10.(a) 过采样SAR ADC的频谱,(b) Σ-Δ型ADC的频谱


如果直接将核心ADC的过采样数据与外部数字主机接口,那么后者将要接受许多冗余信息,导致过载。此外,在某些情况下,主机可能不支持这种高数字数据速率传输所需的严格时序约束,而且还会导致高功耗。因此,最优方式是仅提供目标输入带宽中的性能优化数据。这意味着,输出数字数据速率应降低或抽取到奈奎斯特速率(2 × fin),或奈奎斯特速率的几倍,具体取决于应用需要。因此,需要一种采样速率转换器来将ADC核心数据的高采样速率fsin映射为所需的fodr。

有一种称为抽取的传统数字采样速率转换技术,它能以2N的倍数滤波和抽取核心ADC数据,如图11所示。向ADC提供称为MCLK的输入采样时钟。所需的数字输出数据采样速率(ODR/DRDY)时钟——其为MCLK的分频版本——作为输出提供。基于所需的抽取率,通过设置N来实现分频比。对于fodr编程,为了获得更精细的分辨率,MCLK也可以根据应用的输入带宽要求进行调整。观察过采样ADC的数字数据接口,ODR时钟由ADC给出和控制。这意味着ADC提供该时钟,在主机模式下其名称为ADC。

图11.离散时间Σ-Δ(DTSD) ADC的数字数据接口


因此,将抽取用作采样速率转换技术时,ADC能以较低输出数据速率提供高性能数字数据。但是,这种技术也有自己的局限性。

使用抽取控制采样速率的局限性

非线性噪声、功耗调整

在可变速率应用中,抽取率和MCLK两者或其中之一可以调整。当仅提高抽取率时,fodr降低,噪声随着数字滤波器滤除更多量化噪声而降低。只有数字滤波器的功耗线性降低。如果像在SAR ADC中讨论的那样降低MCLK,则整个ADC的功耗会线性降低,但噪声会因为混叠折返而增加。

许多系统同时调整ADC的MCLK和抽取率来实现宽范围的ODR,但这种方法可能导致测量噪声性能或系统功耗性能发生不希望的阶跃变化。

时钟抖动

由于输入采样时钟频率fsin更高,因此过采样ADC对时钟抖动的敏感性比奈奎斯特速率SAR ADC更高,如式1所示。所以,时钟源和MCLK的时钟路由应基于应用容许的抖动噪声来规划。无论单通道还是多通道应用信号链,应用电路板上都会有许多切换信号在运行。来自这种高噪声信号的耦合会提高MCLK上的时钟抖动。因此,为了获得最优ADC性能,需要利用数字隔离器来满足MCLK的隔离需求。这种额外的设计规划会带来面积和功耗方面的成本。如前所述,为了让fodr编程具有更精细的分辨率,MCLK也会调整。然而,具有所需fsin值和抖动性能的MCLK时钟源可能很有限。

同步

实现同步是过采样ADC的另一个挑战。通常,Σ-Δ型ADC中提供一个称为SYNC_IN的额外引脚用于同步。SYNC_IN引脚的触发会启动对模拟输入的同步采样以及抽取滤波器的复位。经过数字滤波器建立时间之后,数字输出数据是同步的。数字滤波器建立期间的数字输出数据是中断的,如图12所示。它还假设,所有ADC的MCLK和SYNC_IN命令是同步的。在高采样速率时钟上实现这种同步,特别是在有隔离器或频率合成器的情况下,会是一个巨大挑战。一种致力于解决数据中断和同步挑战的系统解决方案是时钟频率合成器电路,例如PLL,它会为所有通道生成同步的MCLK。

图12.发生数据中断的DTSD ADC中的同步


快速总结一下,当触发SYNC_IN引脚时,PLL环路启动与参考时钟的时钟同步。在PLL建立期间,MCLK速率会调整,使得在建立结束时,输入ADC采样边沿和ODR时钟边沿同步。有关该解决方案的原理和细节,请参阅“同步关键分布式系统时,最新Σ-Δ ADC架构可避免数据流中断”5。

图13.基于PLL的DTSD ADC同步解决方案


要点是,与SAR ADC相比,Σ-Δ型ADC或过采样SAR ADC的同步多出了板载电路、PLL或时钟频率合成器要求,这会增加设计复杂性和功耗。ADI公司探索了另一种新颖的技术,称为同步采样速率转换,它能在一定程度上帮助化解同步挑战。

同步采样速率转换(SRC)

对于已讨论的简单抽取的若干挑战,一种解决方案是使用同步采样速率转换6。SRC的优点是抽取率可以是fsin的任何整数或小数倍,从而可以更精细地控制fodr。ADI探索了该技术,并将其与AD7770中的精密DTSD转换器配对使用。有关SRC的更多细节,请参阅AD7770的数据手册或参考资料

重点是,SRC中能以精细分辨率对fodr进行编程,因此同步变得更容易。例如,抽取率能以非常精细的步进变化,而无需调整外部MCLK。因此,当触发SYNC_IN时,通道将会同步,如图14所示。

图14.使用SRC实现多通道同步


在不调整MCLK的情况下实现更精细的fodr,可以克服简单抽取技术的大多数局限性。SRC也有自己的局限性和挑战需要克服。

SRC的局限性

SRC并未解决让所有通道具有相同MCLK的同步挑战。

时钟抖动/同步

在MCLK抖动方面,SRC具有与简单抽取采样速率控制相同的局限性。ADC性能对高fsin引起的时钟抖动的敏感性,需要通过MCLK的隔离栅或噪声滤波电路来解决。在多通道应用中,由于MCLK要路由到多个ADC通道,因此这一挑战的难度进一步加大。为了实现同步,MCLK和SYNC_IN引脚信号需要同步,如图16a所示。挑战在于,所有时钟同时到达ADC,与时钟到PCB的距离和隔离栅可能造成的延迟相关。需要建立包括隔离栅和路由架构在内的精心设计的时钟方案,以确保所有ADC通道经历同样的延迟,包括路径中的隔离器。

接口模式

到目前为止,所讨论的数字数据接口是主机模式和托管模式,其与ADC核心架构相关。例如,奈奎斯特速率ADC的数字数据时钟由外部时钟源或数字主机控制并提供。因此,它们只能被设置为托管模式。过采样ADC提供并控制外部数字主机的数字时钟。因此,它们只能被设置为主机模式。由此可见,上面讨论的所有采样速率控制技术存在一个普遍的局限性,那就是不能独立地规划数据接口。

对于大多数数字数据接口挑战,一种解决方案是将MCLK时钟域和ODR时钟域解耦。因此,ADI公司重新引入了新颖的异步采样速率转换技术,使得ODR时钟和数据接口时钟相互独立,从而打破了ADC核心架构长久以来的障碍,ODR时钟的选择和控制不再受限。

异步采样速率转换

ASRC在数字域中以fsin对核心ADC数据重新采样,并将其映射到任何所需的输出数据速率。ASRC可以被认为是能够实现任何非整数抽取的数字滤波器。然而,为了实现优化的性能、面积和功耗,应由ASRC处理小数抽取,然后由一个简单的抽取滤波器来处理整数抽取,如图15所示。ASRC对ADC核心数据重新采样,并以fsin/N × fodr抽取数据。ASRC的输出数据速率为N × fodr。同时,抽取滤波器得到所需的÷N抽取。

在某种形式的ASRC实现中,系数fsin/N × fodr可以由信号链设计人员根据ADC的fsin、所需fodr和从ADC上实现的抽取滤波器获知的N来设置。这类似于设置SRC中的抽取率,不同点是抽取比率可以是无理数比率,并且支持非常精细的分辨率。在这种情况下,如同在SRC中,ODR时钟与MCLK同步,并且是在片内通过MCLK分频而产生的输出。

另一种形式的ASRC实现是,ODR时钟由外部时钟源或类似于奈奎斯特速率转换器的数字主体提供。在这种情况下,ASRC具有内部时钟频率合成器,它会计算fsin/N × fodr比率,并为ASRC和抽取滤波器产生所需的时钟。ODR无需与MCLK同步,可以独立设置为任何采样速率。

图15.ASRC实现:(a) 设置比率,(b) 片内计算比率


因此,无论何种形式,ASRC技术都支持信号链设计人员以细粒度设置fodr,并打破长久以来的限制,即fodr以输入采样速率的整数或小数比为限。结果是,ODR时钟的采样速率和时序要求现在纯粹属于数字接口的功能范围,并且完全与ADC的输入采样频率无关。这两种实现形式的任何一种都展现了ASRC的优势,信号链设计人员因而得以简化数字数据接口设计。

ASRC的价值主张

MCLK和ODR时钟解耦

在任何一种实现形式中,由于能以更精细的分辨率设置/调整fodr(调整幅度可以是几分之一赫兹),因此ASRC允许独立选择MCLK和ODR时钟速率。MCLK速率fsin可以根据ADC性能和时钟抖动要求来选择,而ODR时钟fodr可以根据数字数据接口要求来实现。

时钟抖动

在奈奎斯特速率转换器和过采样ADC中,我们都看到MCLK和ODR相关,需要调整MCLK以实现更精细分辨率的fodr。然而,能够匹配任何fsin速率的MCLK之时钟抖动要求的时钟源是有限的。因此,需要权衡MCLK抖动引起的ADC性能降低和fodr的可能分辨率。就ASRC而言,可以选择MCLK源以提供最佳的时钟抖动,因为fsin的值可以独立选择,与ODR无关。

接口模式

ASRC让MCLK和ODR的时钟速率不再相关,因此接口模式的选择有一定的自由度。任何具有ASRC后端的ADC都可以独立配置为主机或托管外设,而不用考虑ADC核心架构。

同步

在先前讨论的多通道同步技术中,MCLK时钟路由有严格的要求。需要规划隔离栅和时钟架构以满足时钟抖动和同步要求。现在,每个通道的MCLK源可以是独立的,如图16b所示。在主机工作模式下,抽取率可以独立设置以实现同步。在托管模式下,如图16b所示,ODR可以共享和同步。由于ODR时钟的速率较低且只是一个数字数据选通时钟,因此它没有像MCLK那么严格的抖动要求,故而可以放松对隔离栅或时钟路由的严格要求。

图16.(a) 使用SRC的Clock和SYNC_IN分配(b) 利用ASRC简化时钟和同步


总之,ASRC开辟了创新和简化与外部数字主机接口的探索之道。此外,MCLK可以是独立的,因而它非常适合与CTSD ADC配对使用。

ASRC与CTSD ADC配对

CTSD ADC核心对过采样和噪声整形的Σ-Δ概念也有效,同时提供电阻输入、参考驱动和固有混叠抑制等架构优势。这些特性大大简化了模拟输入前端设计。如第2部分所讨论,由于核心ADC环路是一个连续时间系统,因此将环路系数调整为数据手册中指定的固定输入采样速率。

CTSD ADC的局限性是MCLK不能像在DTSD或SAR ADC中那样调整。如果CTSD ADC与SRC配对,则ODR将是该固定采样时钟的函数。这会限制CTSD ADC的使用范围。应用需要的ODR可以是该固定fsin的无理数比。此外,CTSD ADC要求该MCLK精确且具有低抖动,以实现优化ADC性能。例如,精度要求可以是±100ppm左右,均方根抖动为10 ps。因此,MCLK将需要一个规划良好的时钟架构,以保证多通道应用中的抖动噪声较低。MCLK是高频时钟,因而挑战难度加大。

ASRC能让MCLK和ODR解耦,非常适合应对CTSD ADC架构的局限性。MCLK时钟源可以在本地且靠近ADC,避免长时钟布线及耦合到其他信号,导致抖动噪声增加。因此,ASRC与CTSD ADC的组合带来一类新的ADC,其既有CTSD ADC的架构优势,又能克服固定、低抖动MCLK的局限性。

结论

ASRC让信号链设计人员可以独立地以粒度选择所需的输出数据速率。另一个优点是,由于输入采样时钟和ODR时钟解耦,多通道应用中可以有效地规划数字隔离。自由地配置数据接口而不用考虑核心ADC架构,是对信号链的另一种简化。本文有助于了解相比于传统采样速率转换,ASRC给数字数据接口带来的各种优点和简化。一般而言,ASRC可以与任何ADC核心架构配对,但与CTSD ADC配对可以简化模拟输入端及数字数据端的完整信号链设计。明确ASRC的需求和价值主张之后,请留意后续文章,我们将深入阐述ASRC的概念及其构建模块。这些细节有助于信号链设计人员了解与ASRC相关的性能指标,并在应用中发挥其优势。

参考资料

1Walt Kester。“MT-002教程:奈奎斯特准则对数据采样系统设计有何意义。”ADI公司,2009年。

2Derek Redmayne、Eric Trelewicz和Alison Smith。“设计笔记1013:了解时钟抖动对高速ADC的影响。”凌力尔特,2006年。

3Pawel Czapor。“Σ-Δ ADC时钟——不只是抖动。”模拟对话,第53卷第2期,2019年4月。

4Michael Clifford。“Σ-Δ型ADC拓扑结构基本原理:第1部分。”ADI公司,2016年1月。

5Lluis Beltran Gil。“同步关键分布式系统时,最新Σ-ΔADC架构可避免数据流中断。”《模拟对话》,第53卷第3期,2019年9月。

6Anthony O’Shaughnessy和Petre Minciunescu。“AN-1388:使用AD7779 24位同步采样Σ-Δ型ADC实现电能质量测量的相干采样。”ADI公司,2016年2月。

AD1893数据手册。ADI公司。

收藏 人收藏

    评论

    相关推荐

    具有传感器和IO-Link功能的预测性维护套件

      这项研究的结果实际上使我们发布了STEVAL-BFA001V1B,这是一款具有传感器和 IO-L....
    的头像 星星科技指导员 发表于 05-16 14:53 80次 阅读
    具有传感器和IO-Link功能的预测性维护套件

    STM32G0适用于面向成本的消费和工业应用

    归根结底,这都是我们努力使我们的新架构面向未来的努力的一部分,这解释了为什么我们还通过硬件过采样包括....
    的头像 星星科技指导员 发表于 05-16 14:28 166次 阅读

    RK3399开发板上SAR-ADC的基本配置方法介绍

    #DTS配置 #配置DTS节点 #驱动文件中匹配 DTS 节点 #驱动说明 #获取ADC通道 #获取ADC值 #计算采集到的电压 ...
    发表于 05-16 09:55 678次 阅读

    高速数据转换中的ADC差异

    高速的数据转换在设计中有很多和一般数据转换设计中相似的问题,需要可靠的设计和稳定的结构。从基础上来说....
    的头像 Robot Vision 发表于 05-16 07:25 484次 阅读
    高速数据转换中的ADC差异

    国产ADC DAC芯片 对标替换ADI TI通用款,有需要的可以赠样测试.

    国产ADC DAC芯片 对标替换ADI ti通用款,有需要的可以赠样测试. 去年为了打破贸易封禁做了一些高性能的 品牌是芯...
    发表于 05-14 11:41 2117次 阅读

    在STM32微控制器中获得最佳ADC精度案例

    详细讲解ST单片机中ADC精度的影响因素以及量化计算方法
    发表于 05-13 14:39 37次 阅读

    MounRiver调试进HardFault_Handler老是进硬件故障中断是为什么?

    研究了三天,坑的确不少。 1、首先多个项目一个程序打开,乱成一团,一不小心还会删掉全部文件。 强开两个程序,有时也傻傻的,...
    发表于 05-13 06:20 43次 阅读

    采样定理-------------被检测信号和ADC采样率的关系?

    采样定理-------------被检测信号和ADC采样率的关系? 由于盆底肌肉的电信号的频率在 20Hz~500Hz 之间, 所以根据采样定...
    发表于 05-12 16:43 2489次 阅读

    浅谈ADC分辨率和精度的差异问题

    分辨率和精度—即Resolution和Accuracy。这是两个不同的参数,却经常被混用。并且ADC....
    发表于 05-12 15:19 176次 阅读
    浅谈ADC分辨率和精度的差异问题

    如何防止频率混叠以及Delta-Sigma (Σ-Δ) ADC抗混叠模拟前端设计

    假定信号频率fin=900kHz,采样频率fs=1MHz。下图红色正弦波是实际信号,蓝色正弦波是通过....
    的头像 得捷电子DigiKey 发表于 05-12 11:45 149次 阅读

    CH559L开发板自动读取或手动读取的ADC数值都不变是为什么?

    如题,自动读取或手动读取数值都不变,即使将P00-P07接+3.3v, ADC读取到的数值也不变。哪里的问题?    &nbs...
    发表于 05-12 09:32 90次 阅读

    关于CH32V103 ADC的疑问求解

    1:外部通道如果悬空的话,会受上一个通道影响?  如果PA2-CH3不接线,那么结果会很接近PA1-CH2的结果? ...
    发表于 05-12 08:46 49次 阅读

    MM32F5270总线架构设计

    本文介绍了MM32F5270 中所采用的多并发总线架构,并通过带显示的音频播放器的实例说明了该架构在....
    的头像 科技绿洲 发表于 05-11 11:15 168次 阅读
    MM32F5270总线架构设计

    求解,W5500加MQTT使用时能不能和ADC外设一起用?

    请问一下W5500加MQTT使用时不能和ADC外设一起用吗? 用的是 RT Studio WIZnet(2.0.0) Paho MQTT(1.1.0) ...
    发表于 05-11 09:54 1566次 阅读

    基于PCM1864四通道ADC芯片的圆形麦克风板方案

    参考设计基于PCM1864四通道ADC芯片,是一个低成本,易于使用的圆形麦克风板方案,可从嘈杂的环境....
    发表于 05-11 09:40 20次 阅读
    基于PCM1864四通道ADC芯片的圆形麦克风板方案

    AN1201模数转换器规范和指南

    AN1201 Analog to Digital Converter spec and guidan....
    发表于 05-10 14:28 9次 阅读
    AN1201模数转换器规范和指南

    介绍RK3288使用NDK给ADC复位的方法

    任务需求: 我们的机器采用的是麦克风阵列录音,其中麦克风阵列录音板有两个ADC和一个FPGA,这个麦克风阵列录音板在静电比较...
    发表于 05-10 11:19 722次 阅读

    ADC数字地和模拟地的接地原理

    当今的信号处理系统普遍需要使用混合信号器件,例如模拟数字转换器(ADC)、数字模拟转换器(DAC)以....
    的头像 凡亿PCB 发表于 05-10 10:47 153次 阅读

    详解ARM微控制器ADC外设

    计数型ADC,把要计算的幅度换成跟他成比例的一定脉宽的信号,然后用一个600K赫兹的时钟在与门下面更...
    发表于 05-10 09:45 1180次 阅读

    基于RT-Thread的GD32应用开发实战(四)

    1、RT-Thread的ADC获取电压值开发环境:IDE:Keil5.30开发板:GD32407V-STARTADC(Analog-to-Digital Co...
    发表于 05-09 15:05 1500次 阅读

    没有ADC的MCU怎么检测电位计的阻值变化

    还记得我们“2022寒假在家一起练”的RP2040游戏机平台上的4向摇杆么?很多同学用它实现了游戏机....
    的头像 电子森林 发表于 05-09 12:13 163次 阅读

    一种使用连续时间Σ-Δ型转换器优化信号链的新型方法

    问题: 为何应考虑使用CTSD ADC来改善我的信号链设计?     答案: 相比传统架构,CTSD....
    的头像 21克888 发表于 05-09 11:54 3487次 阅读
    一种使用连续时间Σ-Δ型转换器优化信号链的新型方法

    SAR ADC内部结构

    STM32微控制器中内置的ADC使用SAR(逐次逼近)原则,分多步执行转换。转换步骤数等 于ADC转....
    的头像 硬件攻城狮 发表于 05-07 15:03 235次 阅读

    SAR ADC驱动电路设计需要注意的要点

    一般情况下,SAR ADC输入结构为开关电容采样电路。而电容的充放电需要足够的电流来支持。同时由于电....
    的头像 电子工程世界 发表于 05-07 11:29 4709次 阅读

    AD7606模块资料(原理图_芯片接线图_代码资料)

    AD7606模块资料,包括原理图、与芯片接线图、数据手册及实现代码资料分享。
    发表于 05-06 17:07 40次 阅读

    用于定时和时钟IC的低噪声电源

    瑞萨发布了两款额定输出为 5.5V 和 2A 的超低噪声 LDO RAA214020和RAA2140....
    的头像 星星科技指导员 发表于 05-05 16:52 254次 阅读
    用于定时和时钟IC的低噪声电源

    ADI推出新一代16至24位超高精度SAR ADC系列产品

    近日,ADI推出新一代16至24位超高精度逐次逼近寄存器(SAR)模数转换器(ADC)系列产品,可简....
    的头像 亚德诺半导体 发表于 05-05 14:03 344次 阅读

    用于高采样率应用的SAR ADC

      Adesto拥有经过硅验证的大型 SAR 和流水线辅助 SAR ADC IP 块产品组合,可用于....
    的头像 星星科技指导员 发表于 05-05 10:46 251次 阅读
    用于高采样率应用的SAR ADC

    用于宽带通信ASIC的ADC

      第二个 ASIC 用于 G.Fast 通信。G.Fast 是一种超高速宽带技术,可以在使用现有铜....
    的头像 星星科技指导员 发表于 05-05 09:51 215次 阅读
    用于宽带通信ASIC的ADC

    电池电量计 IC的电池管理设计方案

    单元阵列中的噪声拾取可能会在包含 ADC 和信号调理组件的电量计电压和电流测量系统中引起读取噪声。
    的头像 要长高 发表于 05-01 16:21 562次 阅读
    电池电量计 IC的电池管理设计方案

    AD7606模块资料及代码

    AD7606模块资料,stm32平台代码、原理图、接线图、datasheet资料分享。
    发表于 04-29 15:32 73次 阅读

    豪威集团正式踏上进军MCU市场的新征程

    该系列为采用 ARM 架构的通用高性能、大容量 MCU。在先进的工艺基础上,进一步优化了供电、存储、....
    的头像 豪威集团 OmniVision 发表于 04-29 09:35 718次 阅读

    用于数字称重传感器的微型RX23E-A板

      我们通过将此小板装入称重传感器进行了重量测量的评估,并确认重量测量的非线性误差最大在 ±0.01....
    的头像 星星科技指导员 发表于 04-29 09:24 219次 阅读
    用于数字称重传感器的微型RX23E-A板

    模拟信号和数字信号的概念 ADC和DAC原理简介

    仪器为什么一般会有设定值和回读值,如我们理解电源需要输出多少电压我们就设定多少,测试电压结果会在仪器....
    发表于 04-28 10:38 121次 阅读

    高速转换器电路设计的PCB布线技巧

    当今的信号处理系统普遍需要使用混合信号器件,例如为了处理宽动态范围的模拟信号,高速高性能的ADC信号....
    的头像 亚德诺半导体 发表于 04-28 09:29 217次 阅读

    ADAS和自动驾驶的关键组件雷达收发器的介绍

      在本条目中,介绍了雷达距离检测的限制和设计参数。当然,我们只关注 MMIC 的射频性能。雷达 M....
    的头像 星星科技指导员 发表于 04-24 11:00 335次 阅读
    ADAS和自动驾驶的关键组件雷达收发器的介绍

    为转换器时钟应用选择最佳器件

      如果您的系统中只有一个转换器需要时钟,您最好从下表(图 2)中选择一个振荡器(见虚线),但如果您....
    的头像 星星科技指导员 发表于 04-24 10:12 168次 阅读
    为转换器时钟应用选择最佳器件

    STM32F10XXX使用DMA传输ADC转换的数据

    STM32F10XXX使用DMA传输ADC转换的数据教程说明。
    发表于 04-24 10:12 66次 阅读

    瑞盟MS1112完美替代ADS1112方案

    深圳市芯晶图电子技术有限公司代理瑞盟MS1112。MS1112是一款高精度,持续转换的自校准模数转换....
    发表于 04-22 10:43 4次 阅读

    同步采样ADC AD7606中文芯片资料

    同步采样ADC AD7606中文芯片资料免费下载。
    发表于 04-21 15:45 93次 阅读

    JESD204B标准的ADC与FPGA的接口

    与现有接口格式和协议相比,JESD204B接口更复杂、更微妙,必须克服一些困难才能实现其优势。像其他....
    的头像 FPGA技术江湖 发表于 04-21 14:28 1619次 阅读

    如何使用FPGA驱动并行ADC和并行DAC芯片

    ADC和DAC是FPGA与外部信号的接口,从数据接口类型的角度划分,有低速的串行接口和高速的并行接口....
    的头像 FPGA设计论坛 发表于 04-21 08:55 571次 阅读

    集创赛“芯海杯”系列培训(二)| Sigma-Delta ADC架构及系统级建模

    4月15日晚,第六届集创赛“芯海杯”赛事系列培训再次与全国高校参赛学子们云端相约。继3月11日首场赛....
    的头像 涛涛卢 发表于 04-20 11:12 13次 阅读
    集创赛“芯海杯”系列培训(二)| Sigma-Delta ADC架构及系统级建模

    32 位 A/D 转换器分辨率的真相

    逐次逼近寄存器 (SAR) 以速度换取更好的分辨率。SAR 的工作原理是收敛 DAC,直到 A/D ....
    的头像 科技大小事 发表于 04-15 17:30 1147次 阅读
    32 位 A/D 转换器分辨率的真相

    从SXX32F103移植到MH32F103A教程

      这篇迁移指南旨在帮助您分析从现有的SXX32F103器件移植到MH32F103A器件所需的步骤。....
    发表于 04-15 16:40 157次 阅读

    如何利用万用表测试ADC的精度

    申请开发板的时候我的开发目标是基于GD32F310设计一个全双工串口转单线半双工串口的串行舵机控制器....
    的头像 科技观察员 发表于 04-15 15:00 1101次 阅读
    如何利用万用表测试ADC的精度

    模/数转换器和数/模转换的技术术语

    本文汇总和定义模/数转换器(ADC)和数/模转换器(DAC)领域常用的技术术语。
    的头像 云脑智库 发表于 04-15 12:59 522次 阅读

    ADC系列器件MCP33131中文数据手册

      MCP33131/MCP33121/MCP33111-10和MCP33131/ MCP33121....
    发表于 04-14 10:17 39次 阅读

    控制精密模拟系统的湿度和性能的方法

    在精密模拟系统中,电压参考起着关键的作用,通常用来设置模数转换器(ADC)中噪声/分辨率的下限值,适....
    的头像 科技观察员 发表于 04-13 16:31 1329次 阅读
    控制精密模拟系统的湿度和性能的方法

    FPGA/IC领域术语表

    Amdahl's Law: Amdahl's law of diminishin....
    的头像 OpenFPGA 发表于 04-13 11:02 333次 阅读

    单通道24bit高精度ADC芯片TM7711中文手册

    TM7711 是一款用于高精度电子秤系统的理想产品,由于采用特殊的结构确保器件具有极低功耗,并且内建....
    发表于 04-12 14:22 223次 阅读

    八阶巴特沃斯低通滤波器设计方案

    4-20mA高精度电流采集,ADC前端做0-200Hz低通滤波,使用ADI的FilterCAD设计电....
    的头像 亚德诺半导体 发表于 04-09 13:55 631次 阅读

    STM32的ADC用法

    AD采样在电路中是一种比较常见的功能,可以用于电池电压检测、传感器值读取、信号采集等。STM32的A....
    的头像 嵌入式ARM 发表于 04-08 09:33 20068次 阅读

    STM8S单片机进行的光敏电阻ADC转换功能

    使用STM8S单片机进行的光敏电阻ADC转换功能介绍。
    发表于 04-06 14:27 186次 阅读

    带10位ADC的2051/4051微控制器SH88F2051B/4051B规格书

    SH88F2051B/4051B是一种高速高效率8051可兼容单片机。在同样振荡频率下,较之传统的8....
    发表于 04-02 16:43 60次 阅读

    AVP32F335与F28335的应用对比

    AVP32F335 集成片内LDO,外部输入1.8V(Min1.7V,Max1.9V)经LDO转换成....
    的头像 jackchan88 发表于 03-30 10:49 471次 阅读

    MST702,MST703,MST705开发培训

    YPbPr 状态上电有时图像上部显示差(像 Scaling 没调好一样),将 BK4_B0 的值由 ....
    的头像 li5236 发表于 03-30 09:30 258次 阅读
    MST702,MST703,MST705开发培训

    ADC/DAC IC上的集成强化型DSP改进宽带多通道系统

    为打破其中的一些限制,半导体行业将更多的通道整合到同一个硅封装中,借此降低每个通道的功率要求。此外,....
    的头像 li5236 发表于 03-29 15:11 284次 阅读
    ADC/DAC IC上的集成强化型DSP改进宽带多通道系统

    CA-IS1200G高精度隔离式运放的应用及特性

    CA-IS1200 器件是为基于分流电阻的电流检测而优化的高精度隔离式运放。低的失调和增益误差以及相....
    的头像 TEL15286334923 发表于 03-28 18:11 808次 阅读
    CA-IS1200G高精度隔离式运放的应用及特性

    TI全新精密宽带宽ADC提升数据采集性能 AMD推出全新专业工作站处理器

      德州仪器(TI)(NASDAQ代码:TXN)现推出超小型24位宽带宽模数转换器(ADC),可比同....
    的头像 牵手一起梦 发表于 03-23 09:57 442次 阅读

    TLC1518 10 位 400kSPS ADC,具有串行输出、SPI/DSP 兼容接口、关断状态、8 通道

    信息描述The TLC1518 and TLC1514 are a family of high-performance, 10-bit, low power, 1.4 us, CMOS SAR analog-to-digital converters (ADC) which operate from a single 5 V power supply. These devices have three digital inputs and a 3-state output [chip select (CS\), serial input-output clock (SCLK), serial data input (SDI), and serial data output (SDO)] that provide a direct 4-wire interface to the serial port of most popular host microprocessors (SPI interface). When interfaced with a DSP, a frame sync (FS) signal is used to indicate the start of a serial data frame. In addition to a high-speed A/D converter and versatile control capability, these devices have an on-chip analog multiplexer that can select any analog inputs or one of three internal self-test voltages. The sample-and-hold function is automatically started after the fourth SCLK edge (normal sampling) or can be controlled by a special pin, CSTART\, to extend the sampl...
    发表于 04-18 20:07 356次 阅读

    TLC2551 12 位 400kSPS ADC,具有串行输出、TMS320 兼容(最高 10MHz)和单通道

    信息描述The TLC2551, TLC2552, and TLC2555 are a family of high performance, 12-bit, low-power, miniature, CMOS analog-to-digital converters (ADC). The TLC255x family uses a 5-V supply. Devices are available with single, dual, or single pseudo-differential inputs. Each device has a chip select (CS)\, serial clock (SCLK), and serial data output (SDO) that provides a direct 3-wire interface to the serial port of most popular host microprocessors (SPI interface). When interfaced with a TMS320™ DSP, a frame sync signal (FS) can be used to indicate the start of a serial data frame on CS\ for all devices or on FS for the TLC2551. The TLC2551, TLC2552, and TLC2555 are designed to operate with very low power consumption. The power saving feature is further enhanced with an autopower down mode. This product family features a high-speed serial link to modern host processors with SCLK up to 20 MHz. The maximum SCLK fre...
    发表于 04-18 20:07 171次 阅读

    TLC1514 10 位 400kSPS ADC,具有串行输出、SPI/DSP 兼容接口、关断状态、4 通道

    信息描述The TLC1518 and TLC1514 are a family of high-performance, 10-bit, low power, 1.4 us, CMOS SAR analog-to-digital converters (ADC) which operate from a single 5 V power supply. These devices have three digital inputs and a 3-state output [chip select (CS\), serial input-output clock (SCLK), serial data input (SDI), and serial data output (SDO)] that provide a direct 4-wire interface to the serial port of most popular host microprocessors (SPI interface). When interfaced with a DSP, a frame sync (FS) signal is used to indicate the start of a serial data frame. In addition to a high-speed A/D converter and versatile control capability, these devices have an on-chip analog multiplexer that can select any analog inputs or one of three internal self-test voltages. The sample-and-hold function is automatically started after the fourth SCLK edge (normal sampling) or can be controlled by a special pin, CSTART\, to extend the sampl...
    发表于 04-18 20:07 227次 阅读

    TLC1551 10 位,164kSPS ADC 并行输出,直接 I/F 至 DSP/微处理器,10 通道

    信息描述The TLC1550x and TLC1551 are data acquisition analog-to-digital converters (ADCs) using a 10-bit, switched-capacitor, successive-approximation network. A high-speed, 3-state parallel port directly interfaces to a digital signal processor (DSP) or microprocessor (µP) system data bus. D0 through D9 are the digital output terminals with D0 being the least significant bit (LSB). Separate power terminals for the analog and digital portions minimize noise pickup in the supply leads. Additionally, the digital power is divided into two parts to separate the lower current logic from the higher current bus drivers. An external clock can be applied to CLKIN to override the internal system clock if desired. The TLC1550I and TLC1551I are characterized for operation from –40°C to 85°C. The TLC1550M is characterized over the full military range of –55°C to 125°C.特性Power Dissipation...40 mW Max Advanced LinEPIC™ Single-Po...
    发表于 04-18 20:07 258次 阅读

    TLC0838 8 位,20kSPS ADC 串行输出,微处理器外设/独立运算,远程 运算具有 数据链路,Mux 选项

    信息描述These devices are 8-bit successive- approximation analog-to-digital converters, each with an input-configurable multichannel multiplexer and serial input/output. The serial input/ output is configured to interface with standard shift registers or microprocessors. Detailed information on interfacing with most popular microprocessors is readily available from the factory. The TLC0834 (4-channel) and TLC0838 (8-channel) multiplexer is software-configured for single-ended or differential inputs as well as pseudodifferential input assignments. The differential analog voltage input allows for common-mode rejection or offset of the analog zero input voltage value. In addition, the voltage reference input can be adjusted to allow encoding of any smaller analog voltage span to the full 8 bits of resolution. The TLC0834C and TLC0838C are characterized for operation from 0°C to 70°C. The TLC0834I and TLC0838I are characterized for operation from -40°...
    发表于 04-18 20:07 321次 阅读

    TLC0832 8 位,22kSPS ADC 串行输出,微处理器外设/独立运算,Mux 选项,具有 SE 或差动,2 通道

    信息描述 These devices are 8-bit successive-approximation analog-to-digital converters. The TLC0831 has single input channels; the TLC0832 has multiplexed twin input channels. The serial output is configured to interface with standard shift registers or microprocessors. The TLC0832 multiplexer is software configured for single-ended or differential inputs. The differential analog voltage input allows for common-mode rejection or offset of the analog zero input voltage value. In addition, the voltage reference input can be adjusted to allow encoding any smaller analog voltage span to the full 8 bits of resolution. The operation of the TLC0831 and TLC0832 devices is very similar to the more complex TLC0834 and TLC0838 devices. Ratiometric conversion can be attained by setting the REF input equal to the maximum analog input signal value, which gives the highest possible conversion resolution. Typically, REF is set equal to VCC (done internally on...
    发表于 04-18 20:07 545次 阅读

    TLC0831 8 位,31kSPS ADC 串行输出,微处理器外设/独立运算,单通道

    信息描述 These devices are 8-bit successive-approximation analog-to-digital converters. The TLC0831 has single input channels; the TLC0832 has multiplexed twin input channels. The serial output is configured to interface with standard shift registers or microprocessors. The TLC0832 multiplexer is software configured for single-ended or differential inputs. The differential analog voltage input allows for common-mode rejection or offset of the analog zero input voltage value. In addition, the voltage reference input can be adjusted to allow encoding any smaller analog voltage span to the full 8 bits of resolution. The operation of the TLC0831 and TLC0832 devices is very similar to the more complex TLC0834 and TLC0838 devices. Ratiometric conversion can be attained by setting the REF input equal to the maximum analog input signal value, which gives the highest possible conversion resolution. Typically, REF is set equal to VCC (done internally on...
    发表于 04-18 20:06 574次 阅读

    TLC0820A 8 位,392kSPS ADC 并行输出,微处理器外设,片上跟踪与保持,单通道

    信息描述 The TLC0820AC and the TLC0820AI are Advanced LinCMOSTM 8-bit analog-to-digital converters each consisting of two 4-bit flash converters, a 4-bit digital-to-analog converter, a summing (error) amplifier, control logic, and a result latch circuit. The modified flash technique allows low-power integrated circuitry to complete an 8-bit conversion in 1.18 us over temperature. The on-chip track-and-hold circuit has a 100-ns sample window and allows these devices to convert continuous analog signals having slew rates of up to 100 mV/us without external sampling components. TTL-compatible 3-state output drivers and two modes of operation allow interfacing to a variety of microprocessors. Detailed information on interfacing to most popular microprocessors is readily available from the factory.特性 Advanced LinCMOSTM Silicon-Gate Technology 8-Bit Resolution Differential Reference Inputs Parallel Microprocessor Interface Conversion and A...
    发表于 04-18 20:06 330次 阅读

    THS12082 12 位、8MSPS ADC,具有双通道、DSP/uP 接口、16X FIFO、通道自动扫描、低功耗

    信息描述The THS12082 is a CMOS, low-power, 12-bit, 8 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers allow for programming the ADC into the desired mode. The THS12082 consists of two analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. An integrated 16 word deep FIFO allows the storage of data in order to take the load off of the processor connected to the ADC. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided.An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the appl...
    发表于 04-18 20:06 334次 阅读

    THS1209 12 位、8 MSPS ADC 双通道、DSP/uP 接口、通道自动扫描、低功耗

    信息描述The THS1209 is a CMOS, low-power, 12-bit, 8 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers allow for programming the ADC into the desired mode. The THS1209 consists of two analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. The THS1209C is characterized for operation from 0°C to 70°C, and the THS1209I is characterized for operation from ...
    发表于 04-18 20:06 401次 阅读

    THS1207 12 位,6MSPS 同步采样四通道 ADC;包括并行 DSP/uP I/F 通道自动扫描

    信息描述The THS1207 is a CMOS, low-power, 12-bit, 6 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers are used to program the ADC into the desired mode. The THS1207 consists of four analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential-inputs. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. The THS1207C is characterized for operation from 0°C to 70°C, the THS1207Iis characterized for operation from –40°...
    发表于 04-18 20:05 419次 阅读

    AD4020 20位、1.8 MSPS、精密SAR、差分ADC

    信息优势和特点 吞吐速率:2 MSPS(最大值) 积分非线性(INL):±3 ppm(最大值) 保证20位无失码 低功耗 9.5 mW(2 MSPS,仅VDD) 80 μW (10 kSPS),16 mW(2 MSPS)(总计) 信噪比(SNR):100.5 dB(典型值,1 kHz),99 dB(典型值,100 kHz) 总谐波失真(THD):-123 dB(典型值,1 kHz),-100 dB(典型值,100 kHz) 易用特性可降低系统功耗和复杂性 输入过压箝位电路 减少了非线性输入电荷反冲 高阻态模式 长采集阶段 输入范围压缩 快速转换时间支持很低的SPI时钟速率 SPI可编程模式、读/写能力、状态字 差分模拟输入范围:±VREF 0 V至VREF(VREF在2.4 V至5.1 V之间) 单电源工作:1.8 V,逻辑接口电压:1.71 V至5.5 V SAR架构:无延迟/流水线延迟 保证工作:-40°C至125°C 串行接口SPI/QSPI/MICROWIRE/DSP兼容 以菊花链形式连接多个ADC,并能提供繁忙指示 10引脚封装:3 mm × 3 mm LFCSP、3 mm × 4.90 mm MSOP封装产品详情AD4020是一款低噪声、低功耗、高速、20位、1.8 MSPS精密逐次逼近型寄存器(SAR)模数转换器(ADC)。它集成了易用特性,可...
    发表于 04-18 19:30 789次 阅读

    AD4007 18 位、1 MSPS 精密、差分 SAR ADC

    信息优势和特点 吞吐速率:1 MSPS 积分非线性:最大 ±1.0 LSB (±3.8 ppm) 保证 18 位无失码 低功耗 1 MSPS 时为 4.9 mW(仅限 VDD) 10 kSPS 时为 80 µW,1 MSPS 时为 8 mW(合计) 信噪比:1 kHz 时为 100.5 dB(典型值),VREF = 5 V;100 kHz 时为 99 dB(典型值)  总谐波失真:1 kHz 时为 −123 dB(典型值),VREF = 5 V;100 kHz 时为 −100 dB(典型值)  易用特性降低了系统功率和复杂性 输入过压箝位电路 减少了非线性输入电荷反冲 高阻模式 长时间采集相位 输入范围压缩 快速转换时间允许较低的 SPI 时钟频率 SPI 可编程模式、读写能力、状态字 差分模拟输入范围:±VREF 0 V 至 VREF,VREF 的范围为 2.4 V 至 5.1 V 1.8 V 单电源供电,具有 1.71 V 至 5.5 V 逻辑接口  SAR 架构:无延时/流水线延迟,首次转换有效  首次准确转换 保证工作温度:−40°C 至 +125°C 兼容 SPI/QSPI/MICROWIRE/DSP 的串行接口 可以通过菊花链连接多个 ADC 且具有繁忙指示器 10 引脚封装:3 mm × 3 mm LFCSP、3 mm × 4.90 mm LFCSP 产品详情AD4007 是一款...
    发表于 04-18 19:30 598次 阅读

    AD4004 16 位、1 MSPS、精密、伪差分 SAR ADC

    信息优势和特点 吞吐速率:1 MSPS 积分非线性:最大 ±1.0 LSB 保证 16 位无失码 低功耗 1 MSPS 时为 4.9 mW(仅限 VDD) 10 kSPS 时为 70 µW,1 MSPS 时为 7 mW(合计) 信噪比:1 kHz 时为 93 dB(典型值),100 kHz 时为 90 dB(典型值) 总谐波失真:1 kHz 时为 −115 dB(典型值),100 kHz 时为 −95 dB(典型值) 易用特性降低了系统功率和复杂性 输入过压箝位电路 减少了非线性输入电荷反冲 高阻模式 长时间采集相位 输入范围压缩 快速转换时间允许较低的 SPI 时钟频率 SPI 可编程模式、读写能力、状态字 伪差分(单端)模拟输入范围 0 V 至 VREF,VREF 介于 2.4 V 至 5.1 V 之间  1.8 V 单电源供电,具有 1.71 V 至 5.5 V 逻辑接口  SAR 架构:无延时/流水线延迟,首次转换有效 保证工作温度:−40°C 至 125°C 兼容串行接口 SPI/QSPI/MICROWIRE/DSP 可以通过菊花链连接多个 ADC 且具有繁忙指示器 10 引脚封装:3 mm × 3 mm LFCSP、3 mm × 4.90 mm LFCSP产品详情AD4004 是一款低噪声、低功耗、高速、16 位、1 MSPS 精密逐次逼近寄存器 (SAR) 模数转换...
    发表于 04-18 19:30 650次 阅读

    AD4011 18 位、500 kSPS 精密、差分 SAR ADC

    信息优势和特点 吞吐速率:500 kSPS 积分非线性:最大±1.0 LSB (±3.8 ppm) 保证 18 位无失码 低功耗 500 kSPS 时为 2.4 mW(仅限 VDD) 10 kSPS 时为 80 µW,500 kSPS 时为 4 mW(合计) 信噪比:1 kHz 时为 100.5 dB(典型值),VREF = 5 V;100 kHz 时为 99 dB(典型值)  总谐波失真:1 kHz 时为 −123 dB(典型值),VREF = 5 V;100 kHz 时为 −100 dB(典型值)  易用特性降低了系统功率和复杂性 输入过压箝位电路 减少了非线性输入电荷反冲 高阻模式 长时间采集相位 输入范围压缩 快速转换时间允许较低的 SPI 时钟频率 SPI 可编程模式、读写能力、状态字 差分模拟输入范围:±VREF 0 V 至 VREF,VREF 的范围为 2.4 V 至 5.1 V 1.8 V 单电源供电,具有 1.71 V 至 5.5 V 逻辑接口  SAR 架构:无延时/流水线延迟,首次转换有效  首次准确转换 保证工作温度:−40°C 至 +125°C 兼容 SPI/QSPI/MICROWIRE/DSP 的串行接口 可以通过菊花链连接多个 ADC 且具有繁忙指示器 10 引脚封装:3 mm × 3 mm LFCSP产品详情AD4011 是一款低噪声、低功耗、高速 16 位 50...
    发表于 04-18 19:29 319次 阅读

    AD4000 16位、2 MSPS精密伪差分SAR ADC

    信息优势和特点 吞吐速率:2 MSPS(最大值) INL:±1.0 LSB(最大值) 保证16位无失码 低功耗 9.75 mW(2 MSPS,仅VDD) 70 μW (10 kSPS),14 mW(2 MSPS)(总计) SNR:93 dB(典型值,1 kHz),90 dB(典型值,100 kHz) THD:-115 dB(典型值,1 kHz),-95 dB(典型值,100 kHz) 易用特性可降低系统功耗和复杂性 输入过压箝位电路 减少了非线性输入电荷反冲 高阻态模式 长采集阶段 输入范围压缩 快速转换时间支持很低的SPI时钟速率 SPI可编程模式、读/写能力、状态字 伪差分(单端)模拟输入范围:0 V至VREF(VREF在2.4 V至5.1 V之间) 单电源工作:1.8 V,逻辑接口电压:1.71 V至5.5 V SAR架构:无延迟/流水线延迟 保证工作:−40°C至125°C 串行接口SPI/QSPI/MICROWIRE/DSP兼容 以菊花链形式连接多个ADC,并能提供繁忙指示 10引脚封装:3 mm × 3 mm LFCSP和3 mm × 4.90 mm MSOP封装产品详情AD4000是一款低噪声、低功耗、高速、16位、2 MSPS精密逐次逼近型寄存器(SAR)模数转换器(ADC)。它集成了易用特性,可降低信号链的功耗和复杂性,支持较...
    发表于 04-18 19:29 1043次 阅读

    AD4003 18位、2 MSPS精密SAR差分ADC

    信息优势和特点 吞吐速率:2 MSPS(最大值) INL:±1.0 LSB(±3.8 ppm,最大值) 保证18位无失码 低功耗 9.5 mW(2 MSPS,仅VDD) 80 μW (10 kSPS),16 mW(2 MSPS)(总计) SNR:100.5 dB(典型值,1 kHz),99 dB(典型值,100 kHz) THD:-123 dB(典型值,1 kHz),-100 dB(典型值,100 kHz) 易用特性可降低系统功耗和复杂性 输入过压箝位电路 减少了非线性输入电荷反冲 高阻态模式 长采集阶段 输入范围压缩 快速转换时间支持很低的SPI时钟速率 SPI可编程模式、读/写能力、状态字 差分模拟输入范围:±VREF 0 V至VREF(VREF在2.4 V至5.1 V之间) 单电源工作:1.8 V,逻辑接口电压:1.71 V至5.5 V SAR架构:无延迟/流水线延迟 保证工作:−40°C至125°C 串行接口SPI/QSPI/MICROWIRE/DSP兼容 以菊花链形式连接多个ADC,并能提供繁忙指示 10引脚封装:3 mm × 3 mm LFCSP和3 mm × 4.90 mm MSOP封装产品详情AD4003是一款低噪声、低功耗、高速、18位、2 MSPS精密逐次逼近型寄存器(SAR)模数转换器(ADC)。它集成了易用特性,可降低信号链的功耗...
    发表于 04-18 19:29 954次 阅读

    AD1674 完整的12位、100 kSPS ADC

    信息优势和特点 完整的单芯片12位、10 µs采样ADC 片上采样保持放大器 工业标准引脚排列 8位和16位微处理器接口 交流和直流规格经过全面测试 单极性和双极性输入 输入范围:±5 V、±10 V、0 V–10 V、0 V–20 V 商用、工业和军用温度范围级 提供符合MIL-STD-883和SMD标准的版本 产品详情AD1674是一款完整的多用途12位模数转换器,包括对用户透明的片上采样保持放大器(SHA)、10 V基准电压源、时钟和三态输出缓冲器,可与微处理器接口。AD1674与业界标准产品AD574A和AD674A引脚兼容,但包括采样功能,而且转换速率更快。片上SHA具有宽输入带宽,在转换器的完整奈奎斯特带宽范围内支持12位精度。AD1674的交流参数(如S/(N+D)、THD和IMD等)和直流参数(失调、满量程误差等)均完全合乎额定要求,因而成为信号处理和传统直流测量应用的理想之选。AD1674的设计采用ADI公司BiMOS II工艺实现,高性能双极性模拟电路与数字CMOS逻辑集成在同一芯片上。 该器件分为五种温度等级:AD1674J和K级的额定温度范围为0°C至+70°C,A和B级为-40°C至+85°C,AD1674T级为-55°C至+125°C。J和K级提...
    发表于 04-18 19:18 3570次 阅读

    AD1556 适用于24位Σ-Δ型ADC的数字滤波器/抽取器

    信息优势和特点 FIR 数字滤波器/抽取器 串行或并行配置选择 输出字速率:250 SPS至16 kSPS 低功耗:6.2 mW(典型值) 待机模式:70 µW 提供参考设计和带软件的评估板产品详情AD1555是一款完整的Σ-Δ调制器,并集成有可编程增益放大器,主要用于低频、高动态范围的测量应用。该器件输出与模拟输入成比例的1密度位流。当配合数字滤波器/抽取器AD1556使用时,可实现带宽为1+ kHz的业界最高性能ADC。它采用连续时间模拟调制器输入架构,无需外部抗混叠滤波器。可编程增益前端可简化系统设计,扩展动态范围,并缩小系统板面积。低工作功率和待机模式使AD1555成为电池供电远程数据采集系统的理想之选。...
    发表于 04-18 19:18 287次 阅读

    AD1555 24位、121 dB典型SNR、Σ-Δ型ADC,集成PGA

    信息优势和特点 四阶Σ-Δ调制器 宽动态范围- 116 dB (最小值)、120 dB(典型值,1 ms时)- 117 dB (典型值,0.5 ms时) 低输入噪声:80 nV rms(4 ms、增益为34,128) 低失真:–111 dB(最大值),–120 dB(典型值) 低交调失真:122 dB 采样速率:256 kSPS 极高抖动容差 无需外部抗混叠滤波器 可编程增益前端 输入范围:±2.25 V 稳定的输入 增益设置: 1, 2.5, 8.5, 34, 128 产品详情AD1555是一款完整的Σ-Δ调制器,并集成有可编程增益放大器,主要用于低频、高动态范围的测量应用。该器件输出与模拟输入成比例的1密度位流。当配合数字滤波器/抽取器AD1556使用时,可实现带宽为1+ kHz的业界最高性能ADC。它采用连续时间模拟调制器输入架构,无需外部抗混叠滤波器。可编程增益前端可简化系统设计,扩展动态范围,并缩小系统板面积。低工作功率和待机模式使AD1555成为电池供电远程数据采集系统的理想之选。...
    发表于 04-18 19:18 300次 阅读