0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何在超厚铜的信号层走高速线?

微云疏影 来源:一博科技,高速先生 作者:黄刚 2022-04-04 09:33 次阅读

按正常的思维逻辑来说,高速信号的走线层一般都是0.5oz或者1oz,如果让你亲眼见到一个高速信号走到厚铜上,你会不会很惊(jing)喜(ya)!

高速信号为什么一般都会走在0.5oz的信号层上呢?抛开性能的要求不说,从加工的角度来看,0.5oz的层对于走线蚀刻,PP的流胶都会相对比较稳定,而且对于设计来说,走线和走线之间的距离要求也不会过于严格,这样的话一般来说加工出来的阻抗就会比较稳定,偏差也不会太大。但是如果由于各种原因,走线走在了厚铜层上面,会发生什么事情呢?今天我们就给大家分享这样一个“百里挑一”的案例。

这是客户设计的一块高速连接器的测试夹具板,顾名思义,就是用来进行高速连接器的测试的。客户的这款自研连接器的目标速率是25Gbps,因此对于夹具的性能也要求能支持到至少20GHz的水平。其实这个项目的设计加工压接都是客户那边自己完成的,本来我们高速先生是看不到这个案例的,只不过这款夹具的性能很有问题,客户才来求助我们高速先生,希望能帮忙定位问题。下面是客户设计的测试夹具板,我们看到其中有一半的信号走线是在表层,通过SMA连接器连接到高速连接器。

poYBAGJGxt2AT7UZAACnI4dcyg8176.jpg

原理和设计其实都很简单,但是问题在客户回板测试后就立马出现了。那就是表层线的阻抗居然过低!!!客户进行了阻抗测试,发现表层的单端线走线普遍都偏低,甚至有的只有42欧姆左右!

pYYBAGJGxt2AfEg0AAG4MzSvLMk058.jpg

这让客户大为不解,按理说,链路比较简单,相邻很远的位置也没有走线的串扰,而且走线的线宽也没有很细,6mil的线宽很好去加工。这个案例交到高速先生这里后,我们也同样进行了阻抗测试,发现表层线的阻抗的确像客户测试的那样低!这个时候我们根据客户的设计叠层和走线进行了阻抗的计算,发现按照该叠层和线宽进行设计,阻抗的确能算到50欧姆。

poYBAGJGxuGAIz6MAAB06NtZIvY121.jpg

那到底是走线的哪个因素出了问题呢?从肉眼上去看肯定是不能看出来的了。还好我司自己有板厂,因此我们能想到的方法就是让板厂进行切片,我们通过显微镜去看走线的实际结构!

经过一番辗转之后,我们终于完成了对这块测试板的切片,果不其然,在这里我们找到了答案。我们对这些表层走线进行了横切面的测量,发现该表层走线的铜厚居然远远超出了我们的想象,它居然做到了3.6mil!!!

pYYBAGJGxuGAIuCAAANhajVTbpw238.jpg

我们在表层线是使用0.5oz的基铜进行电镀,也就是我们经常说的0.5oz+plating,一般来说完成电镀后铜厚会在1.6mil左右。但是这个板子客户的板厂居然活生生的做成了3.6mil,高速先生要不是亲眼看到测试的结果,实在是难以置信!

而且还不仅如此,线宽也从设计的6.5mil做成了9mil,要不是板材和介质厚度还是对的,我们都觉得板厂是把这个项目当成了另外一个项目来做了。

然后我们根据切片测量到的数据再次进行阻抗的计算,计算出来的结果就和实际测试的阻抗结果很接近了。

poYBAGJGxuGAFv4-AAB0Hbw_k6w712.jpg

这个案例其实很难理解客户找的板厂是怎么去加工的,我们通过铜厚的巨大差异来初步判断是板厂用了2oz的基铜进行电镀得到的3.6mil铜厚,另外也能看到走线也是被蚀刻得很不均匀。Anyway,这个案例再一次验证了微带线的加工的确存在很多不确定性的因素,它的阻抗控制肯定是比带状线更有难度的,所以我们如果要使用微带线去设计一些高速率,高精度的项目时一定要特别的注意哈!

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 连接器
    +关注

    关注

    96

    文章

    12665

    浏览量

    133154
  • 信号
    +关注

    关注

    11

    文章

    2643

    浏览量

    75399
  • 高速
    +关注

    关注

    0

    文章

    112

    浏览量

    23049
收藏 人收藏

    评论

    相关推荐

    掌握了这个分析方法,实现传输线阻抗5%的加工公差不是梦!

    的因素影响,就好像下面这张PCB差分线的切片图一样,至少有6、7个参数影响传输线的阻抗,例如线宽、线间距、上介质厚度、下介质厚度、、板材的介电常数等。它们共同决定了这对差分线的阻抗,他们的控制公差决定
    发表于 03-25 18:05

    DDR电路的叠与阻抗设计!

    在8通孔板叠设计中,顶层信号 L1 的参考平面为 L2,底层信号 L8 的参考平面为 L7。 建议层叠为TOP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bo
    发表于 12-25 13:48

    DDR电路的叠与阻抗设计

    在8通孔板叠设计中,顶层信号 L1 的参考平面为 L2,底层信号 L8 的参考平面为 L7。 建议层叠为TOP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bo
    发表于 12-25 13:46

    表面处理工艺选得好,高速信号衰减没烦恼!

    能不能通过一些特殊工艺实现出来! 但是绝对不止这个想法,高速先生做出来是为了研究走线在不同表面处理下的高频性能。在同一块板上,保证了板材和走线长度一致,在这个前提下,就能够很好的得到由不同表面处理
    发表于 12-12 13:35

    何在高速信号中降低符号间干扰

    何在高速信号中降低符号间干扰
    的头像 发表于 11-27 15:29 262次阅读
    如<b class='flag-5'>何在</b><b class='flag-5'>高速</b><b class='flag-5'>信号</b>中降低符号间干扰

    何在高速设计中通过规则管理来控制阻抗

    何在高速设计中通过规则管理来控制阻抗
    的头像 发表于 11-23 17:48 497次阅读
    如<b class='flag-5'>何在</b><b class='flag-5'>高速</b>设计中通过规则管理来控制阻抗

    你能想象吗,传输线能控到多少阻抗还要看隔壁信号线的脸色?

    高速先生成员--黄刚 关于传输线的阻抗计算相关的文章,高速先生都写过很多篇了,定性来说的话就是传输线的阻抗和自己的线宽
    发表于 11-02 14:00

    高速信号线必须走pcb外层吗?

    比如射频走线或者一些高速信号线,必须走多层板外层还是内层也可以走线
    发表于 10-07 08:22

    PCB设计中线宽线距的重要性

    控)。 线距规则设计之前须考虑设计的要求,1OZ尽量保持4mil以上距离,2OZ尽量保持6mil以上距离。 关于差分信号对内的距离设计,应该按照阻抗的要求,合理设置其相应的距离。
    发表于 09-01 10:51

    千万不要忽略PCB设计中线宽线距的重要性

    控)。 线距规则设计之前须考虑设计的要求,1OZ尽量保持4mil以上距离,2OZ尽量保持6mil以上距离。 关于差分信号对内的距离设计,应该按照阻抗的要求,合理设置其相应的距离。
    发表于 09-01 10:48

    通宵加班设计的储能板不能用?PCB设计这个问题一定要注意

    问题,而铜板也可以提高电路板的抗弯曲、抗拉扯、抗冲击的能力,增强电路板的稳定性和可靠性。 在华秋官网下单时,可以在工艺信息栏目看到选项,其中四板、六
    发表于 08-18 10:08

    PCB布线技巧升级:高速信号

    打孔换,换优先选择两边是GND的层面处理。尽量收发信号布线在不同,如果空间有限,需收发信号线
    发表于 08-01 18:02

    阻抗板是否高可靠,华秋有话说

    挑战。 在高速PCB设计中,阻抗匹配显得尤为重要,为减少在高速信号传输过程中的反射现象,必须在信号源、接收端以及传输线上保持阻抗的匹配。 一般而言,单端
    发表于 05-26 11:46

    高频高速PCB设计中的阻抗匹配,你了解多少?

    挑战。 在高速PCB设计中,阻抗匹配显得尤为重要,为减少在高速信号传输过程中的反射现象,必须在信号源、接收端以及传输线上保持阻抗的匹配。 一般而言,单端
    发表于 05-26 11:30

    ​阻抗计算,真的没有那么难!

    文件里面的叠结构,检查板、半固化片的参数是否能够对应华秋DFM里面的物料库。如叠结构的芯板厚度在DFM里面找不到,则需要与客户确
    发表于 05-04 16:43