EDA引入机器学习，后端设计工程师集体失业？！

电子发烧友网报道（文/周凯扬）随着人工智能和机器学习的崛起，人工成本的提高，不少人类岗位被机器所替代，甚至许多重度依靠脑力活动的工作也在被危及，后端设计工程师就是其中之一。 EDA在不断的迭代升级下，工程师们用起来也越来越得心应手，工作量都得到了简化。但诸位后端设计工程师有没有害怕自己吃饭的工具变得越来越智能，最终有一天替代自己？EDA

引入机器学习，是威胁还是福利？

许多顶尖的IC设计都需要在设计上进行优化，从而改善我们常说的PPA（性能、功率、面积，有时还有成本）。在规划好芯片架构，确定了工艺节点后，剩下的开发工作就是设计了。不少设计工作，需要工程师团队数月的优化，EDA厂商推出云方案之后，也有部分公司借助云方案来完成优化和验证工作，以求节省总开发周期。 以上过程的主导者依然是设计者本身，甚至不少设计者认为当今的芯片复杂度是机器学习和AI无法企及的，而且还在飞速增长中。然而在机器学习的演进下，EDA一直在研究如何将其引入软件中去，为芯片设计带来颠覆性的改变。

Cerebrus对生产力和PPA的提升 / Cadence Cadence就在近日推出了Cerebrus Intelligent Chip Explorer工具，一个基于机器学习的设计工具。据Cadence给出的数据，结合Cerebrus和Cadence RTL-to-signoff流程，与人工加非机器学习的方案相比，生产力最多提高10倍，PPA将改善20%。三星Foundry设计技术副总裁更是提到，在运用了Cerebrus与Cadence结合的数字设计流程后，仅用几天时间就降低了8%以上的功耗，而过去人工操作则需要耗时几个月。

Cerebrus floorplan自动优化 / Cadence 在Cadence给出的演示中，5nm手机CPU需要工程师团队数月的工作，最终实现了3.5GHz的频率。而在运用Cerebrus的帮助下，1名工程师在10天内的时间里就将频率提升了420MH。这样的生产力提升升可能是每个芯片设计公司都想要看到的结果，因为它消耗更多是CPU的时间而不是工程师自己的时间，更不用说可观的性能提升了。 考虑到Cerebrus正是希腊神话中看守地狱的三头犬Cerberus的易位词，说不定对许多初级工程师来说真的象征着“地狱”之门大开。 但它真正的象征意义可能更接近于大脑“Cerebrum”，为工程师们提供一个拥有自主思考能力的工具，同时也帮助工程师构思更好的芯片设计。据外媒Anandtech了解到，Cadence提供的工具里还会加入回放功能。回放功能会记录增强学习的过程中每一次迭代，这让工程师可以更好地确定设计过程，并理解最终设计。

芯片设计上的人类VS机器学习，已有败绩

在这场人类与机器学习的设计大战里，其实人类已经有过败绩了。今年6月9日，谷歌在《自然》杂志上发表了一篇论文，就讲述了谷歌计划用AI来设计下一代AI加速器（TPU）。 该论文着重说明了在机器学习在布局上的优势，自动布局布线已经不是什么新鲜事了，然而机器学习的引入还是为其算法带来了大革新。论文称复杂芯片的设计需太过耗时，工程师需要花上大量时间来布局和迭代其设计，每次设计后最多还要72小时来评估，最终导致工程时长拖到数月之久。 这在AI芯片公司尤其常见，不少大会上AI芯片公司大肆宣扬其核心设计，但最终芯片成品可能要数个月乃至一年后才能推出。只有设计评估工作顺利进行，才会拥有比上一版更优秀的PPA。 在谷歌的实验中，他们根据大量网表和布局建立了一个神经网络。同样在6个小时的设计流程下，该方法生成的floorplan从各个层面上都优于或近似于人类手工设计。

人机对比 / Nature

上图就是谷歌曾经展示过的人机大战结果，左图为人工设计的floorplan，花费了6至8周的工作时间。而右图是AI设计的floorplan，仅仅花费了24个小时。不过因为包含了机密设计，两张图都已经经过了模糊处理。

尽管从这些例子看来，工程师的位置岌岌可危，但这些并不是EDA引入机器学习的意义。Synopsys其实也早在去年推出了AI驱动的设计系统方案DSO.ai，其团队在官方采访中提到：DSO.ai之类方案并非芯片设计的“绿色按钮”，一键按下交由AI自行操作。真正的权力依然掌握在设计者手中，只不过将不少设计工作从手动变为了真正意义上的自动而已。

结语

虽然EDA确实都在逐步引入机器学习，但这与过去的升级其实性质无差，仍然是在为工程师省去重复性的优化排错工作。目前这些工具所能提供的依然是“AI辅助芯片设计”，而不是“AI自动设计芯片”。

“自己设计的AI芯片替代自己”的情况在很长一段时间内都不会发生的。再者，编者的工作可能会比诸位工程师更早一步被机器学习和AI替代，届时，它们写出的文章可能会换上一个更有威慑力的标题。