RS-485收发器芯片的三种常见应用设计

本文将重点介绍关于RS-485收发器芯片的三种常见应用设计。

1．SN75176 485芯片DE控制端的设计

由于应用系统中，主机与分机相隔较远，通信线路的总长度往往超过400米，而分机系统上电或复位又常常不在同一个时刻完成。如果在此时某个75176的DE端电位为“１”，那么它的485总线输出将会处于发送状态，也就是占用了通信总线，这样其它的分机就无法与主机进行通信。这种情况尤其表现在某个分机出现异常情况下（死机），会使整个系统通信崩溃。因此在电路设计时，应保证系统上电复位时75176的DE端电位为“0”。由于8031在复位期间，I／O口输出高电平，故图2电路的接法有效地解决复位期间分机“咬”总线的问题。

2．隔离光耦电路的参数选取

在应用系统中，由于要对现场情况进行实时监控及响应，通信数据的波特率往往做得较高（通常都在4800波特以上）。限制通信波特率提高的“瓶颈”，并不是现场的导线（现场施工一般使用5类非屏蔽的双绞线），而是在与单片机系统进行信号隔离的光耦电路上。此处采用TIL117。电路设计中可以考虑采用高速光耦，如6N137、6N136等芯片，也可以优化普通光耦电路参数的设计，使之能工作在最佳状态。例如：电阻R2、R3如果选取得较大，将会使光耦的发光管由截止进入饱和变得较慢；如果选取得过小，退出饱和也会很慢，所以这两只电阻的数值要精心选取，不同型号的光耦及驱动电路使得这两个电阻的数值略有差异，这一点在电路设计中要特别慎重，不能随意，通常可以由实验来定。

3．RS－485收发器芯片总线输出电路部分的设计

输出电路的设计要充分考虑到线路上的各种干扰及线路特性阻抗的匹配。由于工程环境比较复杂，现场常有各种形式的干扰源，所以485总线的传输端一定要加有保护措施。在电路设计中采用稳压管D1、D2组成的吸收回路，也可以选用能够抗浪涌的TVS瞬态杂波抑制器件，或者直接选用能抗雷击的485芯片（如SN75LBC184等）。

考虑到线路的特殊情况（如某一台分机的485芯片被击穿短路），为防止总线中其它分机的通信受到影响，在75176的485信号输出端串联了两个20Ω的电阻R10、R11。这样本机的硬件故障就不会使整个总线的通信受到影响。

在应用系统工程的现场施工中，由于通信载体是双绞线，它的特性阻抗为120Ω左右，所以线路设计时，在RS－485网络传输线的始端和末端各应接1只120Ω的匹配电阻（如图1中R8），以减少线路上传输信号的反射。

由于RS－485收发器芯片的特性，接收器的检测灵敏度为± 200mV，即差分输入端VA－VB ≥＋200mV，输出逻辑1，VA－VB ≤－200mV，输出逻辑0；而A、B端电位差的绝对值小于200mV时，输出为不确定。如果在总线上所有发送器被禁止时，接收器输出逻辑0，这会误认为通信帧的起始引起工作不正常。解决这个问题的办法是人为地使A端电位高于B两端电位，这样RXD的电平在485总线不发送期间（总线悬浮时）呈现唯一的高电平，8031单片机就不会被误中断而收到乱字符。通过在485电路的A、B输出端加接上拉、下拉电阻R7、R9，即可很好地解决这个问题。

审核编辑：符乾江