还未设置个性签名
成为VIP会员 享9项特权: 开通会员

完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>

3天内不再提示

基于有限状态机[8]的DSR路由表项设计实现方法

电子设计 来源:电子技术应用 作者:电子技术应用 2020-12-22 16:27 次阅读

来源:2018年电子技术应用第12期

摘要: 近年来,Ad Hoc网络在无线通信领域发展迅猛。它是一种不依赖预设通信设施的新型组网技术,具有很高的灵活性与独立性,适用于许多网络设备临时架设困难的场景。DSR协议是Ad Hoc网络的一种按需路由控制协议,也是Ad Hoc网络中最有发展潜力的路由协议。DSR协议的核心是用于各节点之间相互通信的路由表项管理。设计与实现了一种基于有限状态机(FSM)支持DSR路由表项管理的FPGA方法。

0 引言

Ad Hoc[1]网络具有无中心控制节点、路由多跳、拓扑动态等特点,可以用于不能预设网络设施的场合和需要快速自动组网的场合,例如:战场、无人烟山区、救灾现场等[2]。因此Ad Hoc网络在当今社会具有非常广泛的应用场景。

动态源路由协议(Dynamic Source Routing)[3]是一种按需路由协议,是十分适用于Ad Hoc网络的路由协议。在DSR协议中,路由表的表项都是按需建立的。路由过期或链路断开,表项就失去作用了。为减少路由不断建立而产生的网络开销,按需建立的路由都由源节点存储,用于与目的节点通信[4]。因此DSR协议的核心是管理各节点之间通信的路由表项。

目前,国内外针对Ad Hoc网络的研究大多是基于软件的,使用的软件平台有NS2、GloMoSim、OPNET等。因此,DSR协议的核心功能——路由表项管理,也是基于软件完成的。目前为止,还未有基于FPGA实现DSR路由表项管理的先例。

使用硬件实现 DSR协议功能将减少功耗和延迟时间,延长移动设备的电池使用时间[5]。Ad Hoc网络中,通过硬件与嵌入式芯片联系在一起,使得操作速度的增加与功耗降低,处理时间还可以用于其他操作[6]。此外,使用硬件实现DSR协议可以更快地建立呼叫和更改动态拓扑[7]。因此,使用FPGA实现DSR路由表项管理具有很好的实际用途。

本文为在FPGA中支持DSR协议的路由表项管理功能,设计一种基于有限状态机[8]的实现方法。本文的设计中,状态机包含一个初始状态和3个功能状态。有限状态机的3个功能状态一起联合实现路由存储、路由查找、路由删除的功能。有限状态机使得硬件代码符合时序电路的风格。此外,综合后的代码在电路物理实现时使得时延特性与功耗更加优化[9]。

1 DSR路由表项管理的实现

1.1 总体方案

总体方案如图1所示,设计分为两个部分:路由管理有限状态机模块以及路由管理模块。有限状态机根据需求跳转到不同的功能状态,生成不同的操作使能,用以驱动路由管理模块对路由表项进行添加、查找、删除。路由管理模块完成对路由表项的操作后,有限状态机从现有状态跳转回初态。

1.2 路由管理有限状态机

路由管理有限状态机的设计是基于DSR协议,有限状态机的状态跳转如图2所示。若需要查找一条路由时,状态机从IDLE状态跳转到路由查找状态并生成路由查找使能,当状态机收到查找操作结束信号时,状态机跳转到IDLE状态;若需要删除路由时,状态机从IDLE状态跳转到路由删除状态并生成路由删除使能,当状态机收到删除操作结束信号时,状态机跳转到IDLE状态;若需要存储一条路由时,状态机从IDLE状态跳转到路由缓存状态并生成路由存储使能给路由管理模块,当状态机收到路由存储操作结束信号时,状态机跳转回IDLE状态。

o4YBAF9uGXCARuZCAACLqxbTmxM551.png

1.3 路由管理模块

路由管理模块具体细化为4个模块:生存周期模块、路由写模块、路由读模块、路由删除模块。路由管理模块对路由表项的管理是通过对路由BD(Buffer Description)以及它的地址进行操作完成的。BD包含路由的某些信息,例如:该路由所导向目的节点IP地址、路由长度、路由表项存储单元的起始地址。根据一个BD就可以读取一条完整路由。

(1)路由写模块存储路由与生成该路由的BD。需要存储一条路由时,模块将该路由存储于RT表一个空条目(条目容量为16个周期数据长度)。同时生成一个新BD存入BD表。

(2)路由读模块完成两个功能:①读取一条有效路由;②查收所有包含断开链路的有效路由并反馈给路由删除模块。

(3)生存周期模块包含256个计数器(网络只支持256个节点),为每个新BD设置生存周期。

(4)路由删除模块维护一个有效BD地址的单向链表。路由存储时,将包含新BD地址的表项插入链表;路由查找时,查找一个有效BD地址;路由过期时,从链表中删除该条路由的有效BD地址表项;路由删除时,删除包含断开链路的路由有效BD地址的表项。

路由存储时,将路由存于RT表一个空条目。同时生成一个对该条目进行描述的BD并存于BD表中;它的地址被插入链表中,并为它设定生存周期。

路由管理原理如图3所示。查找路由时,首先读取链表尾条目,根据有效BD地址读取BD表一个有效BD,比对目的节点地址。若匹配,根据RT长度与有效RT地址读取RT表一条完整的路由。若不匹配,则根据链表指针读取链表的前一个条目,然后重复上面所述的操作,直到目标路由或者查完链表。路由过期即路由的BD过期,将包含该BD地址的条目从链表中删除。路由删除时,需要重复路由查找过程,读取全部有效路由,并逐条比对是否包含断开链路。将包含断开链路的BD地址条目从链表中剔除。删除操作完成后,更新后一个条目的链表指针,使得链表完整。

o4YBAF9uGXKAIx9AAACFuVyLNvQ981.png

2 实验仿真与分析

2.1 总体功能仿真

图4是路由存储仿真结果。标号①是存储的路由信息,store_route_en是路由存储的使能,hop[31:0]路由数据周期数,did[31:0]目的节点地址,data_route[31:0]是路由数据。

pIYBAF9uGXOANV9RAACJxLcRkcE981.png

图5、图6是路由查找仿真结果。did_to_rd_rt[31:0]是目的节点地址。标号③与标号④分别是存储与读取的路由数据,两者是一样的,故路由查找结果正确。

pIYBAF9uGXWAIpFZAAB2ZW0Q90c787.png

o4YBAF9uGXaASWF8AABsY3xlynk146.png

图7与图8是路由删除仿真结果。标号①是存储的路由,标号③是需要删除路由包含的前端节点ID1与后端节点ID2地址。标号②是路由存储时插入链表的有效BD地址,标号④是路由删除后链表释放的BD地址。两者的数据一致,路由删除结果正确。

o4YBAF9uGXeACKsOAACL6loNgBw759.png

pIYBAF9uGXmAay2ZAAB9PFFso9w772.png

2.2 总体性能仿真与分析

表1是一条路由存储的时延随周期变化的情况。由表1可知,随着存储的路由周期变长,模块路由存储的时延均在166.4 ns左右。

pIYBAF9uGXqAZ888AAA01zRIOdA140.png

若路由不过期,每条路由固定长度且每次查找第一条存储路由,表2是长度为2周期的路由查找时延随着条数变化情况。表3是长度为8周期的路由查找时延随着条数变化情况。

o4YBAF9uGXuAJ9k4AABeOQKJ9y0310.png

由表2、表3可知,路由周期固定,随着存储条数增加查找路由的时延快速增加。在路由表中存储路由条数固定情况下,路由查找时延随着路由长度的增加缓慢增加。路由查找的时延在ns级,说明查找速度很快。

表4是长度为2周期的路由删除时延随着条数变化情况。表5是长度为8周期的路由删除时延随着条数变化情况。

pIYBAF9uGX2AcNILAABbwLKWmuw074.png

由表4、表5可知,在存储周期固定的路由情况下,随着存储条数增加,删除路由的时延快速增加,几乎是2倍的速率。在路由表中存储路由条数固定情况下,路由删除时延随着路由长度的增加缓慢增加。 但路由删除的时延还在μs级以下,说明删除速度依然很快。从路由存储、查找、删除的结果分析上来说,路由管理模块工作效率是非常高的。

模块设计使用vivado2015.2平台,开发板采用Xilinx的VC707,使用的设备是XC7VX485T。片上总功耗为28.379 W,模块功耗为11.755 W。片上各部分资源使用情况如表6所示。

pIYBAF9uGX6AMJPSAABPW2SazPk758.png

由表6可见,使用硬件实现DSR路由表项管理所占用的硬件资源非常少,功耗十分小。

3 结论

本文针对在FPGA中支持DSR路由协议的核心内容路由表项管理提出了一种基于有限状态机的设计与实现方法。建立实现模型,使用vivado2015.2平台进行仿真,仿真结果很好地验证了预期目标。通过实验分析,发现使用FPGA实现DSR路由表项管理时延非常低,资源占用十分少,功耗很小。

编辑:hfy

  • fpga
    +关注

    关注

    1394

    文章

    14537

    浏览量

    573423
  • 状态机
    +关注

    关注

    2

    文章

    177

    浏览量

    25023
  • DSR
    DSR
    +关注

    关注

    0

    文章

    8

    浏览量

    9184
收藏 人收藏

    评论

    相关推荐

    FPGA与MCU单片机的综合开发板开源

    电子发烧友网站提供《FPGA与MCU单片机的综合开发板开源.zip》资料免费下载
    发表于 08-09 09:41 1次 阅读
    FPGA与MCU单片机的综合开发板开源

    FPGA通用板Altera EP4CE10开源

    电子发烧友网站提供《FPGA通用板Altera EP4CE10开源.zip》资料免费下载
    发表于 08-09 09:29 1次 阅读
    FPGA通用板Altera EP4CE10开源

    为您的FPGA应用程序供电

    现场可编程门阵列(FPGA)在终端市场受到广泛关注和广泛应用。本文档概述了对 FPGA 电源的要求和....
    发表于 08-09 09:24 17次 阅读
    为您的FPGA应用程序供电

    9年大龄工程师对FPGA入门有话说

    一个成熟的FPGA不仅是熟悉FPGA就好,最基本的接口协议就能罗列一大堆,够你啃很久了,不懂接口协议....
    的头像 新机器视觉 发表于 08-08 17:31 77次 阅读

    FM激光雷达的比较和设计权衡

      相干检测的“魔力”早已在国防部圈子中得到认可。然而,几十年来,密集的信号处理将实际应用限制为昂贵....
    的头像 星星科技指导员 发表于 08-08 16:56 423次 阅读
    FM激光雷达的比较和设计权衡

    从FPGA的角度看AMD收购Xilinx事件

    对于10K器件,FPGA解决方案的成本为300万美元,ASIC的成本为4100万美元。因此,对于10....
    发表于 08-08 15:37 59次 阅读

    应对智能网卡设计的挑战

    了解网络基础设施功能迅速增长的一种便捷方法是回顾一下过去四十年的发展历程(如下图所示)。蜂窝网络技术....
    发表于 08-08 15:07 43次 阅读

    为什么MCU、DSP和FPGA会同时存在

    首先,“嵌入式”这是个概念,准确的定义没有,各个书上都有各自的定义。但是主要思想是一样的,就是相比较....
    发表于 08-08 14:57 62次 阅读

    普通FPGA和带arm核心的FPGA有什么区别

    普通FPGA和带arm核心的FPGA有什么区别?arm能提供什么优势呢? ...
    发表于 08-08 14:10 805次 阅读

    FPGA地盘占了不少,ASIC也依旧玩得愉快

    FPGA采用了逻辑单元阵列LCA(Logic Cell Array)这样一个概念,内部包括可配置逻辑....
    发表于 08-08 11:03 23次 阅读

    交互式人工智能(CAI)简介

    ASR是CAI流程的第一步,在这里语音被转录为文本。一旦文本可用,就可以使用自然语言处理(NLP)算....
    的头像 一汀烟雨666 发表于 08-07 09:29 167次 阅读
    交互式人工智能(CAI)简介

    简化Xilinx FPGA的电源系统设计

    对于需要考虑多个不同电源轨的复杂 FPGA 而言,这些电源考虑因素并非微不足道。为了提供帮助,赛灵思....
    的头像 一汀烟雨666 发表于 08-07 09:22 150次 阅读

    基于微控制器的FPGA达到目标

    FPGA 供应商一直在故意推动 FPGA 架构中不断扩大的分歧。主要供应商要么倾向于使用具有高性能应....
    的头像 一汀烟雨666 发表于 08-07 09:16 147次 阅读
    基于微控制器的FPGA达到目标

    当光子集成电路(PIC)的进入了FPGA时代

    集成光子学将传统光子系统(例如电信和数据中心中的那些)的关键组件缩小到单个半导体芯片上。将所有东西单....
    发表于 08-06 17:06 106次 阅读

    FPGA中GPU深度学习面临的挑战

    三维图形是 GPU 拥有如此大的内存和计算能力的根本原因,它与 深度神经网络 有一个共同之处:都需要....
    发表于 08-06 15:56 51次 阅读

    SystemVerilog如何进行有效的功能验证

    验证是一个覆盖面比较广的课题,主要包括功能验证、物理验证、时序验证等。我们常常涉及功能验证,以确保设....
    发表于 08-05 17:25 58次 阅读
    SystemVerilog如何进行有效的功能验证

    基于微控制器的FPGA达到目标

    FPGA 供应商一直在故意推动 FPGA 架构中不断扩大的分歧。主要供应商要么倾向于使用具有高性能应....
    的头像 一汀烟雨666 发表于 08-05 16:54 392次 阅读
    基于微控制器的FPGA达到目标

    简化Xilinx FPGA的电源系统设计

    自 1985 年 Xilinx 开发出第一个商业上可行的 FPGA 以来,FPGA 细分市场的价值已....
    的头像 一汀烟雨666 发表于 08-05 16:49 233次 阅读

    时钟周期约束详细介绍

    时钟周期约束: 时钟周期约束,顾名思义,就是我们对时钟的周期进行约束,这个约束是我们用的最多的约束了....
    的头像 FPGA设计论坛 发表于 08-05 12:50 95次 阅读

    FPGA 应用的电源模块的选择

    FPGA的电源 通常包括开关稳压器和线性稳压器的组合,以合理的效率提供不同的电压和稳定的电源。设计这....
    发表于 08-05 11:39 251次 阅读
    FPGA 应用的电源模块的选择

    戴伟民:未来5年是国产替代的关键期

    2022年8月5日,第十二届松山湖中国IC创新高峰论坛在东莞松山湖举办,本次论坛聚焦“智慧出行”主题....
    的头像 荷叶塘 发表于 08-05 10:17 1424次 阅读
    戴伟民:未来5年是国产替代的关键期

    SpinalHDL中如何优雅地实现寄存器总线读写

    通过bus slave factory,我们可以方便地实现寄存器读写,其提供了一系列寄存器读写方法。....
    发表于 08-05 09:57 21次 阅读

    无线通信系统中常用的HARQ机制

    本文主要简述一下在无线通信系统中常用的HARQ机制。注意,在不同的标准中,HARQ传输机制有所不同。
    的头像 FPGA技术江湖 发表于 08-05 09:07 76次 阅读

    FPGA时序约束一如何查看具体错误的时序路径

    时间裕量包括建立时间裕量和保持时间裕量(setup slack和hold slack)。从字面上理解....
    发表于 08-04 17:45 74次 阅读

    什么是“算力网络”?算力的分类

    FPGA,是可编程集成电路。它可以通过硬件编程来改变内部芯片的逻辑结构,但软件是深度定制的,执行专门....
    发表于 08-04 16:17 240次 阅读

    请问dump.vcd波形为什莫有一部分没有生成显示出来?

    我做.sv矩阵乘法的时候,生成dump.vcd观察波形,输入是a,b输出是c,dump部分代码写的都一样,但是不知道为什么vcd波形里只有a和b...
    发表于 08-04 16:11 1907次 阅读

    基于Intel Agilex FPGA的新型存储卡和服务器级解决方案

    BittWare还新增了Intel I系列FPGA产品,推出支持高性能接口的IA-440i和IA-6....
    发表于 08-04 15:38 127次 阅读

    简化Xilinx FPGA的电源系统设计

    因此,在这个早期阶段,您需要准确的最坏情况功耗分析,以便您可以适当地设计系统的电源部分。如果电源系统....
    发表于 08-04 09:06 75次 阅读

    采用状态机的概念来实现LED流水灯电路案例推荐

    1、点亮LED_状态机 在之前的文章中,我们已经提到过数字逻辑电路分为组合逻辑电路和时序逻辑电路,并对组合逻辑电路的模块化...
    发表于 08-03 15:11 1411次 阅读

    基于GaN的高功率稳压输出电源方案

    随着这些基于 DPA 的服务器和工作站随着时间的推移变得越来越小,在这些系统中启用 IBA 方案的隔....
    发表于 08-03 15:01 175次 阅读
    基于GaN的高功率稳压输出电源方案

    SoC FPGA与MCU主要优势和劣势对比

    多核架构的代码开发有点类似于使用 SoC FPGA 时的代码开发,只是硬件加速是由 DSP 内核而不....
    发表于 08-03 11:50 199次 阅读
    SoC FPGA与MCU主要优势和劣势对比

    【中科亿海微EQ6HL45开发平台试用体验】Tiny RISC-V 在中科亿海微EQ6HL45 FPGA 平台移植实践(2)-RAM IP的使用

    Tiny RISC-V移植中的问题 前面提到tiny Risc-V里面的ROM/RAM是用LUT构成的,好处是代码在不同的平台可以通用,...
    发表于 08-02 20:07 225次 阅读

    ZXB-RFSOC-2T2R验证评估板手册

    ZXB-RFSOC-2T2R数模混合信号处理卡,采用Xilinx ZYNQ UltraScale+R....
    发表于 08-02 16:31 20次 阅读

    GTPOWERGOOD 在上电后可能无法断言有效

    该设计咨询涵盖如下 UltraScale+ GTH/GTY 收发器问题,即 GTPOWERGOOD ....
    发表于 08-02 16:28 29次 阅读
    GTPOWERGOOD 在上电后可能无法断言有效

    “添加”少许FPGA :Arduino和Raspberry Pi新玩法

    Arduino和Raspberry Pi开发板是颠覆嵌入式系统开发方式的登峰造极之作。从前,嵌入式系....
    发表于 08-02 15:26 64次 阅读
    “添加”少许FPGA :Arduino和Raspberry Pi新玩法

    一种在线修改Xilinx FPGA嵌入式RAM比特流的方法

    今天给大家推荐今年FCCM2021上的一篇文章,介绍了一种可以在线Xilinx FPGA内部RAM内....
    发表于 08-02 15:15 124次 阅读
    一种在线修改Xilinx FPGA嵌入式RAM比特流的方法

    基于FPGA的CNN加速项目案例解析

    使用 C 语言的OpenCL 2a并行编程扩展来补充基于 FPGA 的 CNN 加速应用程序的开发。....
    发表于 08-02 15:13 238次 阅读
    基于FPGA的CNN加速项目案例解析

    使用ICAP在SPI模式下执行Spartan-3AN多重启动

    (UG332) 即为《Spartan-3 系列配置用户指南》。在此用户指南中,并未涵盖有关从 SPI....
    发表于 08-02 14:38 11次 阅读
    使用ICAP在SPI模式下执行Spartan-3AN多重启动

    看看在SpinalHDL中AXI4总线互联IP的设计

    无论是做SOC设计还是FPGA设计,AXI4总线是经常提及的。 关于AXI4总线 关于什么是AXI4总线的定义,网络上相关的...
    发表于 08-02 14:28 1125次 阅读

    各位友友有无渠道能买到FPGA型号:EP3C40U484C8N 品牌:ALTERA/INTEL的,请联系我,谢谢啦

    发表于 08-02 14:11 816次 阅读

    基于FPGA的流环路控制解决方案

    一旦在启动时配置了 MCU,使用 TI 方法实现控制环路所需的大部分工作就是提供适当的中断服务例程 ....
    发表于 08-02 12:10 155次 阅读
    基于FPGA的流环路控制解决方案

    浅谈Ultrascale、Ultrascale+ Serdes与7 Series GTX/GTH的区别

    在Serdes流行之前,芯片之间的数据传输主要靠低俗串行接口和并行接口,存在诸如传输速率低、占用IO....
    发表于 08-02 11:28 20次 阅读
    浅谈Ultrascale、Ultrascale+ Serdes与7 Series GTX/GTH的区别

    如何确定一个硬件加速应用

    在开发一个加速程序的之前,有一个很重要的步骤:正确设计程序架构。开发人员需要明确软件应用程序中哪一部....
    发表于 08-02 10:33 18次 阅读
    如何确定一个硬件加速应用

    Xilinx PCIe XDMA使用指南

    其中,USB需要外部的PHY对接FPGA,而且需要firmware;以太网走到TCP才会保证不丢数据....
    的头像 费加罗 发表于 08-02 09:36 306次 阅读
    Xilinx PCIe XDMA使用指南

    Xilinx FPGA的MultiBoot功能介绍和实现

    IPROG(Internal program) command在Golden Image里面可以通过....
    发表于 08-02 09:28 89次 阅读
    Xilinx FPGA的MultiBoot功能介绍和实现

    时序路径分析提速

    在 FPGA 设计进程中,时序收敛无疑是一项艰巨的任务。低估这项任务的复杂性常常导致工作规划面临无休....
    发表于 08-02 09:25 14次 阅读
    时序路径分析提速

    使用网络实例比较FPGA RTL与HLS C/C++的区别

    HLS的FPGA开发方法是只抽象出可以在C/C++环境中轻松表达的应用部分。通过使用Vivado(X....
    发表于 08-02 09:18 78次 阅读
    使用网络实例比较FPGA RTL与HLS C/C++的区别

    详解Xilinx FPGA的ECO功能

    ECO 指的是 Engineering Change Order ,即工程变更指令。目的是为了在设计....
    的头像 而无返还 发表于 08-02 09:18 65次 阅读
    详解Xilinx FPGA的ECO功能

    基于ZCU106实现PL PCIE Tandem PROM功能 从而满足100MS之内主板能识别PCIE接口

    现在大规模FPGA的bitstream比较大导致板卡从上电到FPGA配置完成的时间远远超过100MS....
    发表于 08-02 08:03 81次 阅读
    基于ZCU106实现PL PCIE Tandem PROM功能 从而满足100MS之内主板能识别PCIE接口

    基于FPGA的SmartNIC技术及其在数据中心的应用

    自上世纪80 年代中期首批 PC 机面市后不久,网络接口卡 (NIC) 就已经进入了市场。然而,在过....
    的头像 莫大康 发表于 08-02 08:03 55次 阅读

    借助多功能Xilinx Zynq Ultrascale+ MPSoC加速计算密集型应用开发

    计算密集型应用是指需要大量复杂计算的任何计算机应用。像 AI 推理、大数据分析、网络和科学研究建模之....
    的头像 无人岛 发表于 08-02 08:03 49次 阅读
    借助多功能Xilinx Zynq Ultrascale+ MPSoC加速计算密集型应用开发

    FPGA加速的NVMe存储解决方案

    近年来,向基于NAND闪存的存储迁移和非易失性存储器快车®(NVMe™)的引入,为技术公司以不同的方....
    发表于 08-02 08:03 56次 阅读
    FPGA加速的NVMe存储解决方案

    FPGA与GPU计算存储加速对比

    为了提升计算基础设施的性能,并紧跟数据分析与 AI 不断攀升的需求,众多企业将硬件加速视为主要的解决....
    的头像 刘杰 发表于 08-02 08:03 58次 阅读
    FPGA与GPU计算存储加速对比

    利用BittWare FPGA解决方案构建NVMe Over Fabrics

    自从非易失性存储器快车(NVMe)协议问世以来,数据中心客户广泛采用了这项新技术,它为存储应用带来了....
    的头像 安立路 发表于 08-02 08:03 57次 阅读
    利用BittWare FPGA解决方案构建NVMe Over Fabrics

    JESD204B标准的ADC与FPGA的接口应用判断

    本文阐释了JESD204B标准的ADC与FPGA的接口,如何判断其是否正常工作,以及可能更重要的是,....
    的头像 剪刀脚 发表于 08-02 08:03 61次 阅读
    JESD204B标准的ADC与FPGA的接口应用判断

    一种用于快速原型开发的嵌入式系统架构

    本文重点介绍分立式微控制器 (MCU) 和分立式现场可编程门阵列 (FPGA) 的组合,展示了这种架....
    发表于 08-02 08:03 59次 阅读
    一种用于快速原型开发的嵌入式系统架构

    ARM在片上资源确定的情况下能否具备类似FPGA自由分配管脚功能的能力

    ARM在片上资源确定的情况下,能否具备类似FPGA自由分配管脚功能的能力?比如说集成UART的TX/RX可以分配到任意管脚...
    发表于 08-01 14:17 1267次 阅读

    求一款耐125°高温的FPGA,国产厂商的

    发表于 07-30 22:00 2557次 阅读

    FPGA子函数封装问题

    请问我想在quartus II里面把编好的子函数封装成一个子文件,然后建立自己的调用库,这个该怎么弄?导出网表文件(qxp)吗?虽然...
    发表于 07-27 19:56 1769次 阅读

    【高云半导体Combat开发套件试用体验】RISC-V处理器蜂鸟E203在高云FPGA平台上的移植实践

    高云FPGA 平台介绍 Combat开发套件是以高云半导体 GW2A 系列 FPGA 产品为核心,是高云半导体晨熙®家族第一代产品,...
    发表于 07-26 22:00 14062次 阅读

    TMP411 ±1°C Programmable Remote/Local Digital Out Temperature Sensor

    TMP411设备是一个带有内置本地温度传感器的远程温度传感器监视器。远程温度传感器,二极管连接的晶体管通常是低成本,NPN或PNP型晶体管或二极管,是微控制器,微处理器或FPGA的组成部分。 远程精度为±1 °C适用于多个设备制造商,无需校准。双线串行接口接受SMBus写字节,读字节,发送字节和接收字节命令,以设置报警阈值和读取温度数据。 TMP411器件中包含的功能包括:串联电阻取消,可编程非理想因子,可编程分辨率,可编程阈值限制,用户定义的偏移寄存器,用于最大精度,最小和最大温度监视器,宽远程温度测量范围(高达150°C),二极管故障检测和温度警报功能。 TMP411器件采用VSSOP-8和SOIC-8封装。 特性 ±1°C远程二极管传感器 ±1°C本地温度传感器 可编程非理想因素 串联电阻取消 警报功能 系统校准的偏移寄存器 与ADT7461和ADM1032兼容的引脚和寄存器 可编程分辨率:9至12位 可编程阈值限...
    发表于 09-19 16:35 482次 阅读
    TMP411 ±1°C Programmable Remote/Local Digital Out Temperature Sensor

    TMP468 具有引脚可编程的总线地址的高精度远程和本地温度传感器

    TMP468器件是一款使用双线制SMBus或I 2 C兼容接口的多区域高精度低功耗温度传感器。除了本地温度外,还可以同时监控多达八个连接远程二极管的温度区域。聚合系统中的温度测量可通过缩小保护频带提升性能,并且可以降低电路板复杂程度。典型用例为监测服务器和电信设备等复杂系统中不同处理器(如MCU,GPU和FPGA)的温度。该器件将诸如串联电阻抵消,可编程非理想性因子,可编程偏移和可编程温度限值等高级特性完美结合,提供了一套精度和抗扰度更高且稳健耐用的温度监控解决方案。 八个远程通道(以及本地通道)均可独立编程,设定两个在测量位置的相应温度超出对应值时触发的阈值。此外,还可通过可编程迟滞设置避免阈值持续切换。 TMP468器件可提供高测量精度(0.75°C)和测量分辨率(0.0 625°C)。该器件还支持低电压轨(1.7V至3.6V)和通用双线制接口,采用高空间利用率的小型封装(3mm×3mm或1.6mm×1.6mm),可在计算系统中轻松集成。远程结支持-55°C至+ 150°C的温度范围。 特性 8通道远程二极管温度传感器精度:±0.75&...
    发表于 09-18 16:05 343次 阅读
    TMP468 具有引脚可编程的总线地址的高精度远程和本地温度传感器