0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Pentek 开展的FPGA设计,缩短设计周期同时最小化风险

电子设计 来源:Xilinx Blog 作者: Robert Sgandurra 2020-12-20 10:04 次阅读

作者:Robert Sgandurra,Pnetek公司产品总监

当面对一个项目计划时,你最后一次听到“需要多长时间就花多长时间”或者“如果第一次不成功,不要担心,你总能搞定的”这些话大概是什么时候的事?很可能从来就没有过。随着FPGA变得越来越强大,处理的任务范围也越来越广,缩短设计周期并且最小化风险变得前所未有的重要。

Pentek公司作为一家商用现货(COTS)FPGA的数据处理和采集产品制造商,通常是FPGA技术与最终用户应用之间的接口。这使得Pentek处于支持客户作为工程合作伙伴的独特位置,其最终共同目标是解决他们的最终需求。 Pentek已经学到了很多关于如何缩短设计周期和最小化客户风险的知识。 以下是Pentek及其客户发现的有价值的一系列策略。

利用FPGA设计工具

Pentek公司推出的每一款基于FPGA的产品交付时都附带一整套功能包,作为IP来进行安装。尽管这些产品可以直接用来实现数据采集和处理的解决方案,但是大多数用户都会安装自己自定义的IP来进行特定应用的处理。Pentek公司推出的FPGA设计工具集搭配Zynq UltraScale+ RFSoC会提供所有生产用的IP以及一些通用功能的IP库,用户在搭建自己设计时可以用到。这些IP集成模块可以轻松的导入Xilinx Vivado设计工具,所有IP都支持AXI4协议并且可以无缝对接Xilinx提供的IP资源。这可以让我们快速访问整个设计,不用再去学习新的工具或者了解IP设计定义,从而节省了项目启动时间。

图1:利用Xilinx和Pentek向导模块组合开展的FPGA设计

使用厂家提供的IP功能

虽然每个用户的设计都是不同的,但是所需的许多功能都是相似的,每一款硬件产品所提供的IP不仅支持硬件特性,比如A/D转换板卡的数据采集或者D/A转换板卡的波形发生器,而且还支持一些比较常见的高级功能,原本这些功能可能是由硬件来处理的。Pentek公司推出的基于Zynq UltraScale+ RFSoCs的产品支持以下功能库:
• 数据采集用于抓取和传输A/D数据
• 波形生成,将数据传输给D/A或者读取存储在内存中的波形数据
• 用于雷达测试应用的雷达啁啾声和信号发生器
• A/D校正功能
• 100GigE UDP引擎
DMA引擎用于高速数据流设计

在每种情况下用户都可以通过编辑提供的VHDL源代码来使用这些IP功能,在所有情况下从竞争的角度来看经过测试的IP加速了产品开发并且降低了风险。

简化从开发到部署的流程

Pentek公司推出的Quartz系列采用的是Zynq UltraScale+ RFSoCs,而且都是基于QuartzXM,它是一款紧凑的模块系统,包括了Zynq UltraScale+ RFSoC所需的所有电路设计

图2:Model 6001 QuartzXM RFSoC模块化系统

这个设计背后的想法很简单:解决模块电路设计和PCB方面面临的最大挑战,并且保证Zynq UltraScale+ RFSoC最佳的模拟和数字性能。当这款模块设计完成并且经过验证,Pentek公司可以扩展为各种接口形式的模块,比如PCIe和3U VPX。

图3:Model 5950,3U VPX RFSoC模块板卡(拆下盖子显示的是QuartzXM)

虽然以标准的形式提供这种设计非常重要,但是用户所能看到的最大好处是可以在有限的空间或者不满足标准形式应用部署Zynq UltraScale+ RFSoC。Pentek公司提供的工具集包含所需的电气机械和散热设计指导,让客户能够为QuartzXM设计自己的承载板卡。将如此多的功能封装在QuartzXM模块中,用户可以从一款经过验证的Zynq UltraScale+ RFSoC平台开始,专注于更简单的承载板卡设计。此外它还提供了一套标准的、低成本的、易于操作的原型开发流程,用户可以根据自己情况选择PCIe接口的Quartz模块,或者使用3U VPX形式的模块,还提供低成本的Model 8257开发模块共用户选择。开发好应用程序IP和软件之后,在需要时可以通过设计定制的载板将解决方案部署到系统中,因为这两个系统的硬件核心是相同的,所有IP和软件可以在不做任何更改的情况下从开发移植到部署系统中,所以这些设计技术都大大降低了风险,缩短了开发时间。

提供工程师对工程师的支持方式,确保产品的成功

即使提供最好的产品文档也抵不上工程师对工程师的对话交流,这对于设计的整个周期可以最小化风险同时节省时间。Pentek公司推出的所有产品都提供免费的终身技术支持服务,如果出现问题客户可以随时联系到Pentek公司的工程师。

设计周期时间和降低风险是整个项目过程中非常真实重要的一部分,尽管风险永远是开发创新过程中固有的一部分,Pentek公司的态度是认为降低风险缩短设计周期与为客户提供最高性能和创新产品是同等重要的事情。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1604

    文章

    21339

    浏览量

    594026
  • Xilinx
    +关注

    关注

    70

    文章

    2121

    浏览量

    119510
  • 波形发生器
    +关注

    关注

    3

    文章

    285

    浏览量

    31204
收藏 人收藏

    评论

    相关推荐

    STM32单片机最小化系统设计原理

    STM32最小系统,就是能让STM32单片机能够正常工作所必须拥有的组成部分的集合,也是STM32单片机正常运行的必要环境。
    发表于 04-23 14:54 470次阅读
    STM32单片机<b class='flag-5'>最小化</b>系统设计原理

    危机四伏,2024如何开展网络安全风险分析

    你是否考虑过,企业网络上所用到的每台设备,小到电脑、平板、电话、路由器,大到打印机、服务器,都可能潜藏网络安全风险,威胁企业的信息安全和业务?部门企业的业务开展所赖以支撑的物联网设备或者电子邮件
    的头像 发表于 04-19 08:04 242次阅读
    危机四伏,2024如何<b class='flag-5'>开展</b>网络安全<b class='flag-5'>风险</b>分析

    关于窗口最小化的实现

    我想实现一个按钮然后窗口最小化,为什么一运行就直接最小化了呢
    发表于 04-16 10:56

    FPGA最小系统是怎样的

    请问FPGA最小系统是怎样的?
    发表于 02-22 09:58

    英伟达大幅缩短AI GPU交付周期

    根据瑞银分析师最近提供给投资者的备忘录,英伟达已经显著缩短了其AI GPU的交付周期。这一周期已经从去年年底的8-11个月迅速缩短至目前的3-4个月。这一变化引发了市场的广泛关注,分析
    的头像 发表于 02-18 17:31 523次阅读

    如何最小化毛刺尺寸?如何控制毛刺方向?

    如何最小化毛刺尺寸?如何控制毛刺方向? 为了得到高质量的产品或工艺品,我们通常需要把毛刺的尺寸最小化,并控制其方向。毛刺会影响制品的外观质量、功能性能以及使用寿命。本文将介绍毛刺的形成原因、影响因素
    的头像 发表于 12-07 14:24 307次阅读

    什么是频谱泄漏?为什么会出现频谱泄漏?如何最小化频谱泄漏?

    的误差,我们必须最小化频谱泄漏。接下来,本文就来简单介绍一下什么是频谱泄漏、为什么会出现频谱泄漏、如何最小化频谱泄漏以及窗函数对目标信号的负面影响。
    的头像 发表于 11-03 18:08 6207次阅读
    什么是频谱泄漏?为什么会出现频谱泄漏?如何<b class='flag-5'>最小化</b>频谱泄漏?

    FPGA在一个时钟周期可以读取多个RAM数据吗?

    FPGA在一个时钟周期可以读取多个RAM数据吗?如何理解FPGA中存放程序的RAM? FPGA在一个时钟周期可以读取多个RAM数据
    的头像 发表于 10-18 15:28 777次阅读

    基于FPGA搭建Micro Blaze最小系统

    本文介绍一个FPGA 开源项目:Micro Blaze最小系统。MicroBlaze是Xilinx提供的一个软核IP,该软核是由FPGA片内逻辑资源组成,其功能相当于一个CPU。利用Micro Blaze,设计师可以轻松实现一些
    的头像 发表于 09-01 16:16 1029次阅读
    基于<b class='flag-5'>FPGA</b>搭建Micro Blaze<b class='flag-5'>最小</b>系统

    FPGA架构演进之路 FPGA架构设计原则和实现挑战

    成本。FPGA架构的设计涉及许多不同的设计选择,从高级架构参数到晶体管级实现细节,目标是制造高度可编程的器件,同时最小化可重新配置的面积和性能成本。随着应用需求和工艺技术能力的不断发展,FPG
    发表于 08-11 09:52 1156次阅读
    <b class='flag-5'>FPGA</b>架构演进之路 <b class='flag-5'>FPGA</b>架构设计原则和实现挑战

    LabVIEW窗口最小化至托盘菜单教程

    LabVIEW窗口最小化至托盘菜单 可以双击弹出窗口 也可以通过右击调用其功能事件
    发表于 08-10 17:11 64次下载

    如何利用莱迪思宏设计流程缩短FPGA设计周期

    随着FPGA密度和复杂性的提高,设计团队会将之前由其他类型的半导体(如ASIC和MCU)处理的设计迁移到这些更复杂的FPGA上。
    发表于 07-06 17:44 438次阅读
    如何利用莱迪思宏设计流程<b class='flag-5'>缩短</b><b class='flag-5'>FPGA</b>设计<b class='flag-5'>周期</b>

    Tripwire在有人经过时自动最小化选项卡

    电子发烧友网站提供《Tripwire在有人经过时自动最小化选项卡.zip》资料免费下载
    发表于 07-06 15:11 0次下载
    Tripwire在有人经过时自动<b class='flag-5'>最小化</b>选项卡

    FPGA时序约束之伪路径和多周期路径

    前面几篇FPGA时序约束进阶篇,介绍了常用主时钟约束、衍生时钟约束、时钟分组约束的设置,接下来介绍一下常用的另外两个时序约束语法“伪路径”和“多周期路径”。
    发表于 06-12 17:33 1062次阅读

    最小化Z180板开源分享

    电子发烧友网站提供《最小化Z180板开源分享.zip》资料免费下载
    发表于 06-12 10:56 0次下载
    <b class='flag-5'>最小化</b>Z180板开源分享