PCB入何克服由电磁所引起的问题-电子发烧友网

克服PCB电磁问题

电磁问题一直困扰着PCB设计人员。系统设计工程师必须始终监视电磁兼容性和干扰。不幸的是，即使很小的设计问题也可能导致电磁故障。随着电路板设计的缩小以及客户要求更高的速度，这些问题比以往任何时候都更加普遍。

起作用的两个主要问题是电磁兼容性和电磁干扰。

电磁兼容性（EMC）涉及电磁能的产生，传播和接收，通常是通过不良设计来实现的。电磁干扰或EMI是指EMC产生的有害影响，以及来自环境的电磁干扰。太多的EMI可能会导致产品损坏或损坏。任何PCB设计人员都应遵循EMC设计规则，以最大程度地减少EMI的影响。

幸运的是，适当的EMC设计可以减少电路板的EMI。

为什么避免电磁干扰很重要

电磁干扰源无处不在，我们可以通过几种方式对它们进行分类：

l资料来源：人为产生的EMI来自电子电路。另一方面，自然产生的EMI可能是由诸如宇宙噪声和闪电之类的环境因素引起的。

l持续时间：持续干扰是一种EMI源，它发出恒定的信号，该信号通常以背景噪声的形式出现。脉冲干扰是间歇性的，通常是由开关系统，雷电和其他非恒定源引起的。

l带宽：类似于无线电的窄带信号可能会受到振荡器和发射机的干扰，尽管这些源只会间歇性地影响频谱的某些部分。宽带干扰会影响电视等高数据信号，并且可能来自许多来源，包括弧焊机和太阳噪声。

不论是人为制造的还是环境的，EMI都可能既昂贵又危险。它可能会破坏通信通道和敏感设备。在无线设备使用率不断上升的医疗领域，EMI是一个值得注意的问题。不幸的是， EMI会影响呼吸机，ECG监护仪，心脏监护仪和除颤器等医疗设备的功能。在其他行业中，EMI可能会破坏传感器和导航系统。在所有情况下，结果都是对设备的干扰，可能会对用户的健康和安全负责。

但是，最常见的EMI来源-也是设计人员最有问题的来源-内部。不良的PCB设计可能会导致不兼容的信号在板上相互干扰。这种干扰最终可能导致电路板发生故障。设计人员必须确保将干扰保持在最低水平，释放的任何信号都应兼容，以免造成干扰。

预防和解决电磁问题的EMC设计原则

电路板设计者必须遵循电磁兼容性设计原则，以将EMI降至最低。EMC问题的基本原因相当普遍，并且大多数与设计缺陷有关，这些设计缺陷会导致走线，电路，过孔，PCB线圈和其他元件之间的干扰。

这些基本的设计原则可以帮助防止和修复印刷电路板设计中的电磁问题。

1.接地层

设计PCB的接地层是最重要的一步，对于降低EMI至关重要。接地层是抵抗EMI的第一道防线，因为所有电路都需要接地才能正常工作。降低EMI的接地设计的一些常见最佳做法包括：

l最大化接地面积：在PCB内尽可能增加接地面积。信号可以在更大的范围内更容易地分散，从而减少发射，串扰和噪声。如果接地层太小，则可以添加另一层并创建多层PCB。该设计解决方案提供了更多处理高速跟踪的选项。

l使用实心平面：尤其是在多层PCB中，实心接地平面是理想的选择。铜剥皮和散乱的接地层通常会导致更高的阻抗水平。另一方面，坚固的接地层提供了较低的高度。

l连接每个组件：将每个零件连接到接地平面或点。接地层充当电路板设计的中和剂，而浮动组件并未充分利用它。

l小心分开的平面：高度复杂的PCB设计通常包括许多稳压电压，每个电压都有自己的接地层。然而，太多的接地平面增加了制造成本。通常通过使用分割平面来避免此问题，分割平面在单层上创建多个接地部分。但是，设计人员应始终谨慎使用分割平面。确保有充分的理由使用分离平面；如果使用分离平面，请确保仅将其连接在单个点上。分体接地PCB中的多个接地连接会产生环路，从而导致天线辐射EMI。

l连接旁路或去耦电容器：如果设计中包括旁路或去耦电容器，则将其连接至接地层。此行为通过减小环路尺寸来帮助减小返回电流。

l最小化信号长度：走线的长度非常重要，因为信号往返于源所花费的时间必须兼容。否则会辐射EMI。保持迹线的长度应尽可能短，并且长度应相等。

2.走线布局

迹线对于电路板设计尤为重要。正确使用走线可确保正确传播电流。但是，如果未按照顶级EMC设计规则排列走线，则会出现许多问题。

迹线实质上是在电路处于活动状态时包含流动电子的导电路径。因此，这些走线与创建辐射天线是一个错误。简单的弯曲或交叉会导致PCB电磁干扰。

PCB设计中走线布局的一些最佳规则包括：

l避免直角：过孔，走线和其他零件的角度应避免为45度至90度。电容随着走线达到 45度以上的角度而增加。结果，特性阻抗改变，导致反射。这种反射会导致EMI。您可以通过舍入需要转弯的迹线或将它们绕过两个或多个45度或更小的角度来避免此问题。

l将信号分开：将高速走线与低速信号分开，将模拟信号与数字信号分开。紧密接近会导致干扰。

l缩短返回路径：使返回电流路径尽可能短，并沿电阻最小的路径布线。返回路径的长度应与传输轨迹的长度相同或更短。

l间距：两个并行运行的高速信号会通过串扰产生EMI，其中一条迹线是“攻击者”，另一条迹线是“受害者”。攻击者通过电感和电容耦合影响受害者迹线，在受害者迹线中产生正向和反向电流。您可以通过在迹线之间保持最小间距来最大程度地减少串扰。通常，将迹线分隔为迹线宽度的两倍。例如，如果走线的宽度为千分之五千英寸，则在两条平行走线之间的最小距离至少为千分之千英寸。

l仔细使用过孔：过孔在PCB设计中是必需的，因为过孔可让您在布线时利用电路板上的多层。但是，设计人员在使用它们时必须小心。通孔会在混合中添加自己的电感和电容效应，可能会由于特性阻抗的变化而导致反射。通孔还会增加走线长度，需要匹配。如有可能，避免使用过孔作为差分走线。但是，如果不可能，请在两条走线中都使用它们以补偿延迟。

3.组件安排

电子元件是电子电路的基础。但是，如果安排不当，可能会导致几个EMI问题。在设计PCB时，请注意每片的EMI影响。PCB设计中组件布局的一些最佳做法包括：

l将模拟和数字部分分开：与走线一样，始终将模拟和数字电路和组件分开。靠近放置模拟电路和数字电路会导致串扰，其中包括其他问题。为避免这种情况，请使用屏蔽层，多层结构和分开的接地层，以使模拟信号和数字信号尽可能彼此远离。通常，最好将模拟和数字信号完全放在单独的地面上。

l模拟和高速部件分开：模拟电路承载大电流，这可能会导致高速走线和开关信号出现问题。使它们彼此远离，并用接地信号保护模拟电路。在多层PCB上，对模拟走线进行布线，以使模拟电路与开关或高速信号之间存在接地层。

l小心高速组件：组件越快越小，可能产生的EMI越大。您可以通过屏蔽和滤波来抵抗这种自然的EMI，尽管在电路板设计中将这些组件与其他组件分开也是一个好主意。采取的另一措施是使高速信号和时钟尽可能短，并与接地层相邻。这些措施有助于将串扰，噪声和辐射水平控制在可接受的水平范围内。

4. EMI屏蔽

无论您遵循什么设计规则，某些组件都会产生EMI，尤其是小型高速零件。幸运的是，屏蔽和滤波可以将EMI的影响降至最低。一些屏蔽和过滤选项包括：

l组件和电路板的屏蔽：物理屏蔽是封装了整个或部分电路板的金属封装。他们的目标是防止EMI进入电路板电路，尽管具体方法根据EMI的来源而有所不同。对于来自系统内部的EMI，可以使用组件屏蔽罩来封装产生EMI的特定组件，从而将其接地，从而减小天线环路的尺寸并吸收EMI。其他屏蔽可能会包裹整个电路板，以防止外部源产生EMI。例如，法拉第笼（Faraday Cage）是一种厚实的防护罩，旨在阻挡RF波。这些设备通常由金属或导电泡沫制成。