本来是在写PCIe，怎么突然又出现AXI了？
本来是在写PCIe，怎么突然又出现AXI了？不要急，先看下PCIe涉及到的知识点（初版）：
其中AXI协议也是PCIe知识体量中的一部分，所以先花一部分篇幅把AXI知识总结一下，具体如下。
整个AXI非常复杂，涉及到的知识点也非常多，通过上面的图谱也能清晰地看出。 其中，AXI也是ZYNQ系统中比较重要的一部分。
·AMBA总线，熟悉ARM架构的朋友应该都大致了解， AMBA是ARM公司的注册商标。是一种用于片上系统（SoC）设计中功能块的连接和管理的开放标准片上互连规范。它促进了具有总线结构及多控制器或组件的多核处理器设计开发。自成立以来，AMBA已广为应用，远远超出了微控制器设备领域。如今，AMBA已广泛用于各种ASIC和SoC部件，包括在现代便携式移动设备中使用的应用处理器。
·高级可扩展接口AXI（AdvancedeXtensible Interface）：是ARM公司AMBA 3.0 和AMBA 4.0规范的一部分，是并行高性能，同步，高频，多主机，多从机通讯接口，主要设计用于片上通讯。为啥说AXI是AMBA的一部分，看看下面两个图就可以比较清晰的了解。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
总线
+关注
关注
10文章
2714浏览量
87228 -
PCIe
+关注
关注
13文章
1083浏览量
80868 -
AXI
+关注
关注
1文章
126浏览量
16292
原文标题：AXI总线详解
文章出处：【微信号：Open_FPGA，微信公众号：OpenFPGA】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
使用xilinx的axi pcie如何清除中断标志位？
目前使用的axi pcie 采用legacy中断。中断产生后如何清楚标志位。。？文档说相偏移0x138写1就可以。可是为什么还是有中断请求。？？？
发表于 12-06 18:56
充电宝又出现着火事故
` 充电宝又出现着火事故?近日，在广州的地铁，发生一件地铁冒烟事故，事情发生在2月3号，在广州的的地铁上乘客突然发现地铁冒烟，很快的就弥漫整个车厢。一名男生见状立马大声叫大家赶紧撤离，
发表于 02-07 10:58
如何使用AXI配置的ILA调试PCIe AXI接口？
嗨，大家好，我目前正在创建一个PCIe接口卡，我正处于项目的调试阶段。我试图监视用户_clkrate的AXI突发。关于ILA核心和PCIe端点（在VC709上）我有一些问题。1.当我尝
发表于 09-25 09:26
ZYNQ调用XDMA PCIE IP同时读写PS DDR，导致蓝屏问题。
你好！我在ZYNQ 7015里（或者7035）调用XDMA PCIE IP 从上位机HOST PC通过PCIE接口给ZYNQ的PS DDR发送数据（XDMA PCIE IP接到了PS的
发表于 11-21 10:35
PCIE项目中AXI4 IP核例化详解
4和PCIE之间有什么联系，敬请关注我们的连载系列文章。在本篇文章中暂时先不讲解AXI4协议，先来分享例化AXI4的自定义IP核详细步骤。一、 新建工程为了节省篇幅，新建工程部分就不详
发表于 12-13 17:10
如何使用AXI-PCIe桥接IP与我的逻辑进行通信
嗨，我正在使用AXI-PCIe桥接IP与我的逻辑进行通信。我的poroject要求有128K内存。我不知道如何配置AXI BAR地址来扩展内存。我阅读了IP文档，但没有任何意义。目前我能够从具有32K PCIe BAR空间的PC
发表于 06-19 10:14
XPS中用“axi-pcie 1.08a”和其他一些露水创建项目不起作用的原因？
大家好！对不起我的英语:)。我想开始使用PCIe。我有kc705。我在XPS中用“axi-pcie 1.08a”和其他一些露水创建了一个项目 - 但它不起作用。然后我分离了“axi-pcie
发表于 07-14 16:19
axi_pcie3_0编译的解决办法？
使用vivado 14.4生成axi_pcie3_0，尝试编译13.2.005中的源代码错误消息是：[nak @hhgw16：〜/ work / odin_top / odin / sim
发表于 07-25 11:26
看看Axi4写通道decoder的设计
读写分离的设计在Axi4总线中，读和写通道是完全相互独立，互不干扰。故而无论是在设计Decoder还是Arbiter时，均可以采用读写分离的方式。如前文所述，SpinalHDL
发表于 08-03 14:27
PCIE通信技术：通过AXI-Lite ip配置的VDMA使用
XDMA是Xilinx封装好的PCIE DMA传输IP，可以很方便的把PCIE总线上的数据传输事务映射到AXI总线上面，实现上位机直接对AXI总线进行读写而对
PCIe控制器（FPGA或ASIC），PCIe-AXI-Controller
PCIe-AXI-Controller兼容PCI Express Base Specification Revision 3.1，实现PCIe PHY Layer，Data Link Layer以及
PCIe-AXI-Cont用户手册
PCIe-AXI-Controller兼容PCI Express base Specification Revision 3.1，实现PCIe PHY layer，Data link layer以及
发表于 02-22 09:15
•0次下载
工商网监
评论