电子发烧友网 > 可编程逻辑 > HDL语言及源代码 > 正文

二进制到格雷码转换的Verilog HDL源代码

2012年10月15日 11:52 次阅读

  电子发烧友网核心提示:本例程是Verilog HDL源代码:关于基本组合逻辑功能中二进制到格雷码转换的功能实现源代码。注意:程序运行在不同软件平台可能要作一些修改,请注意阅读程序中的注释。

//-----------------------------------------------------------------------------------
// DESCRIPTION   :  Bin to gray converter
//                  Input (DATA_IN) width : 4
//                  Enable (EN) acTIve : high
//-----------------------------------------------------------------------------------


module BIN2GARY (EN ,DATA_IN ,DATA_OUT );

input EN ;

input [3:0] DATA_IN ;

output [3:0] DATA_OUT ;

assign DATA_OUT [0] = (DATA_IN [0] ^ DATA_IN [1] ) && EN ;
assign DATA_OUT [1] = (DATA_IN [1] ^ DATA_IN [2] ) && EN ;
assign DATA_OUT [2] = (DATA_IN [2] ^ DATA_IN [3] ) && EN ;
assign DATA_OUT [3] = DATA_IN [3] && EN ;
endmodule

技术专区

关注电子发烧友微信

有趣有料的资讯及技术干货

下载发烧友APP

打造属于您的人脉电子圈

关注发烧友课堂

锁定最新课程活动及技术直播
收藏 人收藏
分享:

评论

相关推荐

基于FPGA用Verilog HDL设计一个数字时钟

发表于 2017-06-08 00:08 1021次阅读
基于FPGA用Verilog HDL设计一个数字时钟

Verilog HDL简明教程(part1)

Verilog HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模...

发表于 2017-02-11 16:57 320次阅读
Verilog HDL简明教程(part1)

我正在学习基于FPGA的数据采集系统,请各位大神提供些有关这方面的资料(Verilog HDL代码),谢谢!

发表于 2015-07-14 16:01 2325次阅读
我正在学习基于FPGA的数据采集系统,请各位大神提供些有关这方面的资料(Verilog HDL代码),谢谢!

verilog HDL程序问题,高手指点一下

发表于 2015-04-09 20:12 1565次阅读
verilog HDL程序问题,高手指点一下

【FPGA每周一练】FPGA的HDL建模第三周

发表于 2014-12-03 16:33 8896次阅读
【FPGA每周一练】FPGA的HDL建模第三周

FPGA工程师手记:FPGA系统设计黄金法则

当前业内领先的FPGA公司里工作的应用工程师每天都会面对很多设计问题,而且他们已经提出了一些将令你的...

发表于 2013-07-17 14:50 1506次阅读
FPGA工程师手记:FPGA系统设计黄金法则

IEEE Standard for Verilog Hardware Description Language 1364-2005

发表于 2013-01-05 18:47 1564次阅读
IEEE Standard for Verilog Hardware Description Language 1364-2005

基于MC8051 IP核和FPGA的频率计设计

文中在FPGA芯片中嵌入MC8051 IP Core,作为控制核心,利用Verilog HDL语言进...

发表于 2012-12-24 09:51 711次阅读
基于MC8051 IP核和FPGA的频率计设计

7段译码器的Verilog HDL源代码

电子发烧友网核心提示: 本例程是Verilog HDL源代码:关于基本组合逻辑功能中7段译码器的功能...

发表于 2012-10-15 11:52 5524次阅读
7段译码器的Verilog HDL源代码

二进制到BCD码转换的Verilog HDL源代...

电子发烧友网核心提示: 本例程是Verilog HDL源代码:关于基本组合逻辑功能中二进制到BCD码...

发表于 2012-10-15 11:48 2336次阅读
二进制到BCD码转换的Verilog HDL源代...

多路选择器(MUX)功能实现Verilog HD...

电子发烧友网核心提示: 本例程是Verilog HDL源代码:关于基本组合逻辑功能中多路选择器(MU...

发表于 2012-10-15 11:40 6034次阅读
多路选择器(MUX)功能实现Verilog HD...

基本组合逻辑功能双向管脚的Verilog HDL...

电子发烧友网核心提示: 本例程是Verilog HDL源代码:关于基本组合逻辑功能中双向管脚的功能实...

发表于 2012-10-15 11:28 533次阅读
基本组合逻辑功能双向管脚的Verilog HDL...

硬件描述语言HDL的典型代表

电子发烧友网核心提示 :目前,硬件描述语言(HDL)可谓是百花齐放,有VHDL、Superlog、V...

发表于 2012-10-15 10:51 1054次阅读
硬件描述语言HDL的典型代表

硬件描述语言(HDL)概述

电子发烧友网核心提示 :硬件描述语言HDL是一种用形式化方法描述数字电路和系统的语言。 利用这种语言...

发表于 2012-10-15 10:36 527次阅读
硬件描述语言(HDL)概述

揭开FPGA嵌入式处理器软件开发的神秘面纱

电子发烧友网核心提示 :本文将为软件工程师揭开FPGA 的神秘面纱,主要介绍了如何为 FPGA嵌入式...

发表于 2012-10-15 09:06 2813次阅读
揭开FPGA嵌入式处理器软件开发的神秘面纱

基于FPGA的可复用SPI接口设计

根据业界通用的SPI总线的标准,本文设计一种可复用的高速SPI总线。设计过程中很多变量都采用参数形式...

发表于 2012-09-04 14:22 2878次阅读
基于FPGA的可复用SPI接口设计

基于Verilog HDL语言的CAN总线控制器...

在此利用Verilog HDL设计了一款CAN总线控制器,首先根据协议把整个CAN总线控制器划分为接...

发表于 2012-07-31 14:25 3841次阅读
基于Verilog HDL语言的CAN总线控制器...

FPGA Verilog HDL 设计实例系列连载------步进电机驱动控制

发表于 2012-03-20 09:54 5241次阅读
FPGA Verilog HDL 设计实例系列连载------步进电机驱动控制

基于Verilog HDL的DDS设计与仿真

直接数字频率合成技术(Direct Digital Synthesize,DDS)是继直接频率合成技...

发表于 2011-09-28 10:16 2233次阅读
基于Verilog HDL的DDS设计与仿真

Verilog HDL阻塞属性探究及其应用

本文通过Verilog事件处理机制,详细讨论了阻塞与非阻塞赋值的区别、联系及其应用示例。由本文可知,...

发表于 2011-08-28 17:59 195次阅读
Verilog HDL阻塞属性探究及其应用

Verilog HDL与VHDL及FPGA的比较...

Verilog HDL与VHDL及FPGA的比较分析. Verilog HDL优点:类似C语言,上手...

发表于 2011-01-11 10:45 366次阅读
Verilog HDL与VHDL及FPGA的比较...