侵权投诉

完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>

3天内不再提示

二进制加法器电路框图

模拟对话 来源:xx 2019-06-22 10:56 次阅读

二进制加法器是半加器和全加法器形式的运算电路,用于将两个二进制数字加在一起.

另一种常见且非常有用的组合逻辑电路,可以使用一些基本的逻辑门允许它将两个或多个二进制数加在一起是二进制加法器。

一个基本的二进制加法器电路可以用标准的 AND 和 Ex-OR 门允许我们将两个单位二进制数“加”到一起, A 和 B 。

添加这两个数字会产生一个名为 SUM 的输出,另一个输出称为 CARRY 或 Carry-out , (C OUT )位根据二进制加法规则。 二进制加法器的主要用途之一是算术和计数电路。考虑下面简单地添加两个denary(基数为10)的数字。

123 A (Augend)
+789 B (加数)
912 SUM

从我们在学校的数学课程中,我们了解到每个数字列都已添加从右侧开始,每个数字的加权值取决于它在列中的位置。

当每个列加在一起时,如果结果大于或等于10,则生成进位,基数。然后将这个进位添加到左侧添加下一列的结果,依此类推,简单的学校数学的添加,添加数字和携带。

添加二进制数是完全相同的想法作为将十进制数加在一起的但是这次只有当任何列中的结果大于或等于“2”(二进制的基数)时才生成进位。换句话说, 1 + 1 会创建一个进位。

二进制加法

二进制加法遵循这些相同的基本规则。上面的否定加法除了二进制外,只有两位数,最大位为“1”。因此,当添加二进制数时,当“SUM”等于或大于2(1 + 1)时会生成执行,并且这将成为任何后续添加的“CARRY”位,然后传递到下一列进行添加,因此上。考虑下面的单位添加。

两位的二进制加法

0 0 1 1
+ 0 + 1 + 0 + 1
0 1 1 (carry)1←0

当两个单位, A 和 B 加在一起时,添加“0 + 0”,“0 + 1”和“1 +” 0“结果为”0“或”1“,直到您到达”1 + 1“的最后一列,然后总和等于”2“。但二进制不存在于二进制中,二进制中的2等于 10 ,换句话说,总和为零加上一个额外的进位。

然后操作一个简单的加法器需要两个数据输入,产生两个输出,等式的Sum(S)和一个Carry(C)位,如图所示。

二进制加法器框图

对于上面的简单1位加法问题,可以忽略得到的进位,但是你可能已经注意到了有关加法的其他内容这两位,它们的二进制加法的总和类似于异或门。如果我们将这两个位标记为 A 和 B ,则生成的真值表是两位的总和,但没有最终进位。

2输入异或门

符号 真相表

2输入异或门
B A S
0 0 0
0 1 1
1 0 1
1 1 0

我们可以从真值表中看到如上所述,当任一输入处于逻辑“1”时,异或门仅产生输出“1”,而不是与前两位的二进制加法相同。然而,为了执行两个数字的加法,微处理器和电子计算器需要额外的进位来正确计算方程式,因此我们需要重写先前的求和以包括两位输出数据,如下所示。

00 00 01 01
+00 + 01 + 00 + 01
00 01 01 10

从上面的等式我们现在知道一个异或门将当“EITHER”输入为逻辑“1”时,只产生输出“1”,因此当“BOTH”输入 A 和 B 处于逻辑“1”。当输入 A 和 B 均为“1”时,一个适合该账单的数字门完美地产生输出“1”( HIGH)是标准AND门。

2输入AND门

符号 真值表

2-input AND Gate
B A C
0 0 0
0 1 0
1 0 0
1 1 1

通过combinin g带有 AND 门的异或门产生一个简单的数字二进制加法器电路,通常称为“Half Adder”电路。 / p>

半加法器电路

半加器是一个逻辑电路,对两个二进制数字执行加法运算。半加器产生一个和两个二进制数的进位值。

带进位的半加法真值表

符号 真值表
B A SUM CARRY
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1

从半加器的真值表中我们可以看到SUM( S )输出是异或门的结果,执行( Cout )是 AND <的结果/ span> gate。然后半加法器的布尔表达式如下。

对于SUM位:

SUM = AXORB = A ⊕ 乙

对于CARRY位:

CARRY = AANDB = AB

一个主要当用作二进制加法器时, Half Adder 电路的缺点是,当将多个数据位加在一起时,没有提供前一电路的“进位”。

例如,假设我们想要将两个8位字节的数据相加,任何产生的进位都需要能够从最低有效位(LSB)开始“波动”或移过位模式。半加器可以做的最复杂的操作是“1 + 1”,但由于半加器没有进位输入,因此得到的附加值是不正确的。解决此问题的一种简单方法是使用Full Adder型二进制加法器电路。

全加器电路

> Full Adder和之前的Half Adder是全加器有三个输入。与以前相同的两个单位数据输入 A 和 B 加上一个额外的进位( C-in )输入以接收来自前一阶段的进位,如下所示。

Full Adder Block Diagram

然后全加器是合乎逻辑的对三个二进制数字执行加法运算的电路,就像半加法器一样,它也会产生一个进位到下一个加法列。然后 Carry-in 可能来自不太重要的数字,而 Carry-out 表示进位到更高位数。

在许多方面,全加器可以被认为是连接在一起的两个半加法器,前半部加法器将其进位传递到后半部加法器,如图所示。

全加法逻辑图

由于上面的全加器电路基本上是连接在一起的两个半加法器,因此全加器的真值表包含一个附加列考虑进位, C IN 输入以及总和输出 S 和进位-out, C OUT 位。

带有进位的全加法真值表

符号 真值表

C-in B A 总和 C-out
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

然后全加器的布尔表达式如下。

对于SUM( S )位:

SUM =(AXORB)XORCin =(A ⊕ B)⊕ Cin

对于CARRY-OUT( Cout )位:

CARRY-OUT = AANDBORCin(AXORB)= A.B + Cin(A ⊕ B)

n位二进制加法器

我们已经看到上面的单个1位二进制加法器可以是从基本逻辑门构造。但是,如果我们想要将两个 n位数字加在一起,那么 n 数量的1位全加器需要连接或“级联”在一起产生什么是称为纹波进位加法器。

“纹波进位加法器”只是“ n ”,1位全加器与每个完整级联加法器表示长二进制加法中的单个加权列。它被称为纹波进位加法器,因为进位信号通过二进制加法器从右到左产生“纹波”效应(LSB到MSB)。

例如,假设我们想要将两个4位数字“加”在一起,第一个全加器的两个输出将提供加法的第一位数字和( S )加上a进位位作为下一个二进制加法器的进位数。

链中的第二个二进制加法器也产生求和输出(第2位)加上另一个进位位,我们可以继续向组合中添加更多的完整加法器以添加更大的数字,将第一个完整二进制加法器的进位位输出链接到下一个完整加法器,依此类推。下面给出了一个4位加法器的例子。

一个4位纹波进位加法器

将1位二进制加法器“级联”以添加大二进制数的一个主要缺点是,如果输入 A 且 B 更改,其输出的和将无效,直到任何进位输入已“链接”到链中的每个完整加法器,因为总和的MSB(最高有效位)必须等待来自进位输入的任何更改LSB(不太重要的位)。因此,在加法器的输出响应其输入的任何变化导致累积延迟之前将存在有限的延迟。

当添加的位的大小不是太大时,例如,4或8位,或加法器的求和速度并不重要,这种延迟可能并不重要。但是,当比特的大小较大时,例如在多比特加法器中使用的32或64比特,或者在非常高的时钟速度下需要求和时,这种延迟可能会变得非常大,因为在一个加法过程中没有正确地完成加法过程。时钟周期。

这个不需要的延迟时间称为传播延迟。当 n位加法器将两个并行数加在一起时,另一个问题称为“溢出”,其总和大于或等于 2 n

一种解决方案是直接从 A 和 B 输入生成进位输入信号,而不是使用上面的纹波排列。然后产生另一种类型的二进制加法器电路,称为Carry Look Ahead Binary Adder,其中使用进位超前逻辑可以大大提高并行加法器的速度。

优点进位前瞻加法器的一个特点是,为了产生正确的SUM,进位前瞻加法器所需的时间长度与操作中使用的数据位数无关,这与并行纹波加法器需要完成SUM的周期时间不同这是加数中总位数的函数。

具有进位超前功能的4位全加器电路可作为标准IC封装以TTL 4位二进制加法器74LS83的形式提供或者74LS283和CMOS 4008可以将两个4位二进制数加在一起并生成 SUM 和 CARRY 输出,如图所示。

74LS83逻辑符号

二进制加法器摘要

我们在本教程中已经看到二进制加法器那个加法器电路c用于“加”两个二进制数,产生“执行”。在最基本的形式中,加法器可以通过将异或门与 AND 门连接在一起来产生半加法器电路。可以组合两个半加法器来产生Full Adder。

有许多4位全加器IC可用,例如74LS283和CD4008。这将添加两个4位二进制数并提供一个额外的输入进位,以及一个输出进位,因此您可以将它们级联在一起以产生8位,12位,16位加法器,但进位传播延迟可能是大型n位纹波加法器中的主要问题。

收藏 人收藏

    评论

    相关推荐

    浅析集成电路数据选择器与加法器

    集成电路数据选择器的工作原理和逻辑功能是什么? 集成电路加法器的工作原理及其逻辑功能是什么? ...
    发表于 11-02 06:44 202次 阅读

    如何用小脚丫FPGA核心板实现4位加法器功能

    在上次的文章 - 浅谈“数字电路”的学习(8)- 编码器、译码器、多路复用器、解复用器的关系和应用 ....
    的头像 电子森林 发表于 10-11 09:21 2628次 阅读
    如何用小脚丫FPGA核心板实现4位加法器功能

    怎样去设计一种双极性电压测量电路

    怎样去设计一种双极性电压测量电路? 怎样去设计一种反相比例放大电路? ...
    发表于 09-18 08:24 0次 阅读

    用51单片机做一个简单加法器 精选资料分享

    在做完流水灯后就可以尝试做一个结合数码管和按键结合的简单加法器我所用的是sct89c51单片机此单片机有3个数码管,可以通过2个ke...
    发表于 07-21 06:28 101次 阅读

    如何在verilog编码时使用自己想要的加法器和乘法器?

    本文中介绍了如何在编码时使用自己想要的加法器和乘法器等...
    发表于 06-21 07:45 101次 阅读

    一文读懂CPU构造的基本原理是什么?

    过去200年人类最重要的发明是什么?蒸汽机?电灯?火箭?这些可能都不是,最重要的也许是这个小东西:这....
    的头像 硬件攻城狮 发表于 06-10 09:19 37287次 阅读
    一文读懂CPU构造的基本原理是什么?

    关于二进制表示和补码计算的来龙去脉

    一、前言 计算机最喜欢的数字就是 0 和 1,在 CPU 的世界中,它只认识这两个数字,即使是强大的....
    的头像 FPGA之家 发表于 06-07 14:30 811次 阅读

    加法器设计代码参考

    介绍各种加法器的Verilog代码和testbench。
    发表于 05-31 09:23 268次 阅读

    深度解读硬件加法器、触发器、锁存器

    我们都知道,「通电」代表「真」,用逻辑1表示;「不通电」代表「假」,用逻辑0表示。「与门」电路是用晶....
    的头像 嵌入式ARM 发表于 05-28 11:18 1414次 阅读
    深度解读硬件加法器、触发器、锁存器

    基于“ Y”开关的概念来构建中继计算机

    在SPDT继电器(或电子开关)中可用的四个端子/引脚中,只有S始终充当输入。在某些使用场景中,COM....
    的头像 电子设计 发表于 05-13 07:58 862次 阅读
    基于“ Y”开关的概念来构建中继计算机

    如何去设计子带分解的自适应滤波器?

    基于子带分解的自适应滤波结构是怎样构成的? 如何去设计子带分解的自适应滤波器? 如何对子带分解的自适应滤波器进行仿真测试...
    发表于 05-07 06:18 101次 阅读

    如何搭建一个加法器的UVM验证平台

    RTL就是一个带时序的1bit加法器,然后验证是否功能正确。理论上的正确功能应该是输入数据a和数据b....
    的头像 city_prolove 发表于 04-15 14:10 1695次 阅读
    如何搭建一个加法器的UVM验证平台

    【实验】入门基础篇--FPGA数字逻辑电路设计与分析:全加器

    FPGA数字逻辑电路的设计与分析,包含项目实例、全流程设计说明文档,项目源代码文件。 ...
    发表于 03-30 14:48 202次 阅读
    【实验】入门基础篇--FPGA数字逻辑电路设计与分析:全加器

    从零开始学FPGA-Verilog语法基础(中)

    这个程序要找对一一对应关系,例如脉冲模块里的clock对应posedge clock中的clock,....
    的头像 city_prolove 发表于 03-14 10:16 1017次 阅读
    从零开始学FPGA-Verilog语法基础(中)

    什么是加法器?加法器的原理是什么 ?

    什么是加法器? 加法器的原理是什么 反相加法器等效原理图解析 ...
    发表于 03-11 06:30 404次 阅读

    加法器产生数和的装置实验工程文件资料合集免费下载

    本文档的主要内容详细介绍的是加法器产生数和的装置实验工程文件资料合集免费下载。
    发表于 03-08 15:22 210次 阅读

    加法器结构和硬件乘法器的基础使用工程文件免费下载

    64位乘法器设计实验是我在科大的第一个课程设计,verilog程序的熟练掌握对于微电子专业的学生来讲....
    发表于 03-08 15:22 211次 阅读

    加法器是如何实现的

     verilog实现加法器,从底层的门级电路级到行为级,本文对其做出了相应的阐述。
    发表于 02-18 14:53 1941次 阅读
    加法器是如何实现的

    加法器工作原理_加法器逻辑电路图

    加法器是产生数的和的装置。加数和被加数为输入,和数与进位为输出的装置为半加器。若加数、被加数与低位的....
    发表于 02-18 14:40 8784次 阅读
    加法器工作原理_加法器逻辑电路图

    一种很简单的增量调制(DM)编码

    本文是该系列的第19篇。语音编码压缩的目的是在尽量不损失信息的情况下降低码率,从而节省存储空间和通信....
    的头像 电子设计 发表于 12-31 12:17 2777次 阅读

    基于AXI总线的加法器模块解决方案

    前面一节我们学会了创建基于AXI总线的IP,但是对于AXI协议各信号的时序还不太了解。这个实验就是通....
    的头像 39度创意研究所 发表于 12-23 15:32 1113次 阅读

    100个VHDL语言例程代码实例资料免费下载

    本文档的主要内容详细介绍的是100个VHDL语言例程代码实例资料免费下载。
    发表于 12-22 17:07 497次 阅读

    FPGA的VHDL语言100个实例详解

    本文档的主要内容详细介绍的是FPGA的VHDL语言100个实例详解包括了:第1例带控制端口的加法器,....
    发表于 12-21 17:10 1066次 阅读

    Verilog教程之Verilog HDL高级程序设计举例

    个四位串行加法器由4个全加器构成。全加器是串行加法器的子模块,而全加器是由基本的逻辑门构成,这些基本....
    发表于 12-09 11:24 317次 阅读
    Verilog教程之Verilog HDL高级程序设计举例

    加法器和反向加法器的基本原理

    加数和被加数为输入,和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入,而和数与进位....
    发表于 12-08 22:03 1284次 阅读
    加法器和反向加法器的基本原理

    基于Verilog硬件描述语言实现SHA-1算法的设计

    单向散列函数是密码学中一种重要的工具,它可以将一个较长的位串映射成一个较短的位串,同时它的逆函数很难....
    的头像 电子设计 发表于 11-28 10:16 2065次 阅读

    十个经典运放电路的分析资料说明

    运算放大器组成的电路五花八门,令人眼花瞭乱,是模拟电路中学习的重点。在分析它的工作原理时倘没有抓住核....
    发表于 11-27 08:00 2091次 阅读
    十个经典运放电路的分析资料说明

    加法器与反相加法器到底是什么

    即是产生数的和的装置。加数和被加数为输入,和数与进位为输出的装置为半加器。若加数、被加数与低位的进位....
    发表于 11-23 14:45 388次 阅读
    加法器与反相加法器到底是什么

    CPU为什么能看懂二进制的数

    那乘3呢?简单,先位移一次(乘2)再加一次。乘5呢?先位移两次(乘4)再加一次。所以一般简单的CPU....
    发表于 11-16 08:00 364次 阅读
    CPU为什么能看懂二进制的数

    基于DDS的跳频信号产生系统案例解析

    跳频通信具有良好的抗干扰、抗多径衰落、抗截获等能力和同步迅速等特点,广泛应用于军事、交通、商业等各个....
    的头像 39度创意研究所 发表于 11-14 11:31 2049次 阅读
    基于DDS的跳频信号产生系统案例解析

    CFAR的基本原理和使用FPGA实现CFAR的设计方法概述

    简要介绍广泛应用于雷达信号处理中的恒虚警率( CFAR) 的基本原理。通过对数据流的分析, 依据CF....
    发表于 11-05 14:53 1087次 阅读
    CFAR的基本原理和使用FPGA实现CFAR的设计方法概述

    电脑主板的常见故障维修方法有哪些

    本文档的主要内容详细介绍的是电脑主板的常见故障维修方法有哪些。
    发表于 10-27 08:00 1782次 阅读
    电脑主板的常见故障维修方法有哪些

    数字集成系统设计和仿真说明

    1、在状态 0,PCOUT 有效,PC 的值 00000001 即刻输出到总线 BUS_A 上,并被....
    发表于 10-23 15:02 229次 阅读
    数字集成系统设计和仿真说明

    并行加法的高效实现

    此电路对应的RTL代码如下图所示,这里我们使用了SystemVerilog来描述。输入a和b均为4个....
    的头像 TeacherGaoFPGAHub 发表于 10-23 09:40 1201次 阅读
    并行加法的高效实现

    4位二进制并行加法器的程序和工程文件免费下载

    本文档的主要内容详细介绍的是4位二进制并行加法器的程序和工程文件免费下载。
    发表于 09-30 16:41 469次 阅读
    4位二进制并行加法器的程序和工程文件免费下载

    使用流水线结构设计加法器的方案和工程文件免费下载

    本文档的主要内容详细介绍的是使用流水线结构设计加法器的方案和工程文件免费下载
    发表于 09-07 18:21 309次 阅读
    使用流水线结构设计加法器的方案和工程文件免费下载

    运算放大器和放大电路区别在哪 经典运算放大器电路图

    运放的输入电位通常要求高于负电源某一数值,而低于正电源某一数值。经过特殊设计的运放可以允许输入电位在....
    发表于 09-01 17:05 1788次 阅读
    运算放大器和放大电路区别在哪 经典运算放大器电路图

    数字电路中加法器和减法器逻辑图分析

    多位二进制减法器,是由加法电路构成的;在加法电路的基础上,减法与加法采用同一套电路,实现加减法共用。
    发表于 09-01 16:02 8138次 阅读
    数字电路中加法器和减法器逻辑图分析

    采用可编程逻辑器件实现并行高速数字相关器的应用方案

    在数字通信系统中,常用一个特定的序列作为数据开始的标志,称为帧同步字。在数字传输的过程中,发送端要在....
    发表于 08-13 16:56 375次 阅读
    采用可编程逻辑器件实现并行高速数字相关器的应用方案

    关于数字电路的七大知识点

    实际上如果算上逻辑门的延迟的话,那么F最后就会产生毛刺。信号由于经由不同路径传输达到某一汇合点的时间....
    的头像 人间烟火123 发表于 08-08 17:12 3538次 阅读
    关于数字电路的七大知识点

    fir分布式滤波的fpga实现

    这次设计就在加法器带宽处产生问题,带宽不够,发现出来的波形顶部挪到低下去了,通过看中间数据发现是数据....
    发表于 07-28 18:39 451次 阅读
    fir分布式滤波的fpga实现

    如何在Virtex FPGA板上为64位加法器进行功耗分析

    我为64位加法器编写了一个Verilog代码,并在FPGA上进行了综合 我想在Virtex FPGA板上为64位加法器进行功耗分析。 任...
    发表于 07-18 13:41 404次 阅读

    CPU 到底是怎么识别代码的?

    电流可以从A端流向C端,但反过来则不行。你可以把它理解成一种防止电流逆流的东西。
    发表于 07-17 16:48 832次 阅读
    CPU 到底是怎么识别代码的?

    基于VHDL串行加法器的实现

    电子产品随着技术的进步,更新换代速度可谓日新月异。EDAI‘辉lectronicDesignAuto....
    发表于 07-16 08:56 923次 阅读
    基于VHDL串行加法器的实现

    DM74LS83A四位快速进位二进制加法器的数据手册免费下载

    这些全加器执行两个4位二进制数的加法。为每一位提供和(∑)输出,并从第四位获得所得进位(C4)。这些....
    发表于 05-26 08:00 903次 阅读
    DM74LS83A四位快速进位二进制加法器的数据手册免费下载

    创建半加法器的测试平台运行模拟出现错误的解决办法?

    你好! 我正在尝试创建半加法器的测试平台。 在尝试运行模拟后,我收到此错误 错误:[VRFC 10-91] half_adder未声明[D:...
    发表于 05-25 12:31 233次 阅读

    如何检查AND门的逻辑门?

    你好。 我是在FPGA上设计系统的初学者。 我的fpga是XC7K325T -2 FFG900(knitex - 7系列) 我想计算基本15位2输入...
    发表于 05-25 07:28 238次 阅读

    没有乘法的神经网络,你敢想象吗?

    现阶段的AdderNet并非没有缺陷,作者在项目主页中说,由于AdderNet是用加法过滤器实现的,....
    的头像 倩倩 发表于 03-27 15:11 1572次 阅读
    没有乘法的神经网络,你敢想象吗?

    怎样构建并测试一位二进制完全加法器

     显示了一位完整加法器的真值表在第一个图中;使用真值表,我们能够导出求和和进位的布尔函数,如第二张附....
    的头像 39度创意研究所 发表于 11-20 09:54 2529次 阅读

    大话计算机的PPT演示文稿资料免费下载

    写作思路:先提出问题,计算机到底是怎么算1+1=2 的。给出思考过程,给出答案,引出基本的组合逻辑电....
    发表于 11-19 15:14 991次 阅读
    大话计算机的PPT演示文稿资料免费下载

    如何在Quartus II中创建一个4位加法器

    由于完成了项目电路,因此需要将输入和输出引脚分配给FPGA板上的开关和LED。这将是测试电路是否正常....
    的头像 39度创意研究所 发表于 11-18 09:43 11734次 阅读

    一些基础的运用电路合集免费下载

    本文档的一些基础的运用电路合集免费下载包括了:反向放大器同向放大器加法器减法器积分电路微分电路电压转....
    发表于 11-12 08:00 574次 阅读
    一些基础的运用电路合集免费下载

    SYNIOS P2720系列紧凑型LED设备的数据手册免费下载

    这种紧凑型LED设备是SYNIOS P2720系列的一部分。考虑到该产品系列的可扩展性,它提供了一个....
    发表于 10-28 17:40 433次 阅读
    SYNIOS P2720系列紧凑型LED设备的数据手册免费下载

    反相加法器原理图与电路图

    即是产生数的和的装置。加数和被加数为输入,和数与进位为输出的装置为半加器。若加数、被加数与低位的进位....
    的头像 陈翠 发表于 09-22 11:24 3448次 阅读
    反相加法器原理图与电路图

    半加器电路原理图资料免费下载

    半加器电路是指对两个输入数据位相加,输出一个结果位和进位,没有进位输入的加法器电路。 是实现两个一位....
    发表于 07-08 08:00 1314次 阅读
    半加器电路原理图资料免费下载

    加法器原理

    加法器是产生数的和的装置。加数和被加数为输入,和数与进位为输出的装置为半加器。若加数、被加数与低位的....
    的头像 发烧友学院 发表于 06-19 14:20 16705次 阅读
    加法器原理

    加法器功能

    加法器是产生数的和的装置。加数和被加数为输入,和数与进位为输出的装置为半加器。若加数、被加数与低位的....
    的头像 发烧友学院 发表于 06-19 14:19 3949次 阅读

    虚断和虚短分析运放电路的详细资料说明

    由于运放的电压放大倍数很大,一般通用型运算放大器的开环电压放大倍数都在80 dB以上。而运放的输出电....
    发表于 05-23 08:00 722次 阅读
    虚断和虚短分析运放电路的详细资料说明

    短距无线话筒扩音系统的设计资料说明

    本作品制作了一个短距无线话筒扩音系统,主要包括无线话筒和无线话筒接收机两部分。无线话筒采用 FM 调....
    发表于 05-21 08:00 1098次 阅读
    短距无线话筒扩音系统的设计资料说明

    12位加法器的实验原理和设计及脚本及结果资料说明

    加法器是数字系统中的基本逻辑器件。例如:为了节省资源,减法器和硬件乘法器都可由加法器来构成。但宽位加....
    发表于 04-15 08:00 1156次 阅读
    12位加法器的实验原理和设计及脚本及结果资料说明