0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

在芯片设计阶段如何防护“单粒子翻转”

FPGA之家 来源:FPGA之家 作者:FPGA之家 2020-11-29 11:07 次阅读

电子装备系统是星链、火星探测器、玉兔、嫦娥等航天器的重要支撑,而宇航级芯片则是航天航空电子装备的心脏。江湖中流传这样一个传说,Xilinx的一款宇航级FPGA芯片,其单价约500万元,为史上最贵芯片。这个传说并不是说完全没有依据,宇航级芯片必须具备抗辐照特性,其身价往往是我们生活中常见的消费级芯片的数十倍,甚至成百上千倍。

那么,与消费级芯片相比,这些昂贵的宇航级芯片在设计阶段有什么特别之处呢?

1.宇航级芯片所处的空间环境

在航天器运行的空间环境中,存在着大量的高能粒子和宇宙射线。这些粒子和射线会穿透航天器屏蔽层,与元器件的材料相互作用产生辐射效应,引起器件性能退化或功能异常,影响航天器的在轨安全。引起器件辐射效应的主要空间辐射源包括地球辐射带、银河宇宙射线、太阳宇宙线和人工辐射。

其中,对芯片工作影响最为严重的辐射效应当属“单粒子效应”。据数据统计,从 1971 年到 1986 年间,国外发射的 39 颗同步卫星共发生了 1589 次故障,有 1129 次故障与空间辐射有关,且其中的 621 次故障是由于单粒子效应导致的。这些统计数据说明了航天应用中电子器件的主要故障来自于空间辐射,而单粒子效应导致的故障在其中占较大比重。

这些故障中,部分是永久性不可逆的,如发生单粒子锁定导致芯片内部局部短路从而产生大电流烧毁器件。针对此类错误可以应用一些特定工艺或器件库来避免。

而太空中大部分错误是由于半导体器件的逻辑状态跳变而导致的可恢复的错误,如单粒子翻转导致存储器存储内容错误。

单粒子翻转(Single-Event Upsets,SEU)指的是元器件受辐照影响引起电位状态的跳变,“0”变成“1”,或者“1”变成“0”,但一般不会造成器件的物理性损伤。正因为“单粒子翻转”频繁出现,因此在芯片设计阶段需要重点关注。

这也是这篇文章的重点。2.在芯片设计阶段如何防护“单粒子翻转”(1) 选择合适的工艺制程在航天领域,并不是工艺制程越小越好。

通常来讲,工艺制程越小,抗辐照能力越差。因此,为了确保可靠性,一般会选择较大线宽的制程,比如0.18um、90nm、65nm等,而不会一味追求摩尔定律的前沿制程。

(2)加固标准单元工艺库

标准单元工艺库是数字芯片的基石。如果把数字芯片看做一个建筑,标准单元工艺库就是构成建筑的砖块。标准单元工艺库包括反相器、与门、寄存器、选择器、全加器等多种基本单元,每一个标准单元对应着多个不同尺寸(W/L)、不同驱动能力的单元电路,基于这些基本单元即可构成复杂的数字芯片。

鉴于数字芯片的超大规模,已经很难通过全定制电路结构的方式来设计,而直接对商用工艺库进行加固则是设计成本最低的选择。

在制造厂商提供的标准单元库基础上结合抗辐照加固措施,使设计出来的输入输出单元库具有抗辐照能力。加固之后的工艺库需要晶圆厂流片验证。

(3)设计冗余化

在抗辐照加固方法中,三模冗余(TMR)是最具有代表的容错机制。同一时间三个功能相同的模块分别执行一样的操作,鉴于单粒子翻转瞬时仅能打翻1路,“三选二”的投票器将会选出其余两路的正确结果,增强电路系统的可靠性。三模冗余最显著优点是纠错能力强,且设计简单,大大提高电路可靠性;但缺点也是显而易见,会将电路增大3倍以上。

TMR的方法较为灵活,可根据性能需求在寄存器级、电路级、模块级等任意层次设计TMR,部分EDA工具也可自动插入。

错误检测与纠正电路(Error Detection And Correction,EDAC)也是一种简单高效的防护单粒子翻转的电路设计方法。EDAC 主要依据检错、纠错的原理,通过转换电路将写入的数据生成校验码并保存,当读出时靠对校验码进行判定,若只有一位出错系统则自动纠正并将正确的数据输出,同时还会进行数据的回写从而覆盖原来出错的数据。

EDAC尽管纠错能力强大,但是需要纠错、译码电路,因此结构较为复杂,不适宜用于高性能的数据通道中。EDAC也可用于纠正多bit出错的情况,但是纠错电路会更加复杂。

权衡TMR和EDAC的优缺点,通常会在逻辑电路设计中使用TMR,在存储器读写电路中使用EDAC。

(4)模块独立化

单粒子翻转频繁出现,必须考虑到翻转发生之后不影响芯片的整体功能。因此,在架构设计中需要尽可能确保模块之间保持较强的独立性,尽可能具备独立的复位功能,使得在单粒子打翻信号值之后,一方面出错电路能够尽快通过复位信号恢复正常;另一方面,确保其他正常工作的模块不受影响。

此外,还需增加异常检测电路,发现异常即可对电路进行复位。小结虽然上述方法可以很好地防护单粒子翻转效应,但是也给逻辑综合、布局布线带来很多困扰,在芯片物理实现过程中需要小心谨慎应对。

除上述方法外,还可引入Muller C单元、双互锁存储单元结构(DICE)对晶体管级电路进行防护,也可在版图阶段使用环形栅替换条形栅。

总之,在航天领域中,芯片的性能并不是第一考虑要素,可靠性才是重中之重。只有芯片具备抗辐照能力,才能确保航天器正常运行。

责任编辑:lq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 存储器
    +关注

    关注

    38

    文章

    7148

    浏览量

    161979
  • 芯片设计
    +关注

    关注

    15

    文章

    895

    浏览量

    54408
  • 航天器
    +关注

    关注

    0

    文章

    184

    浏览量

    20666

原文标题:航天航空火了,可是你知道航天器中的宇航级芯片设计有什么特别之处?

文章出处:【微信号:zhuyandz,微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    请问STM32H743ZIT6使用GPIO输出翻转电平如何达到4Mhz?

    由于设计原因,所在引脚无法复用定时器PWM功能,只能用定时器定时中断手动翻转引脚电平,但需要输出4MHz以上的时钟信号给其他芯片使用。听说GPIO能翻转50MHz,但实际1Mhz都不
    发表于 03-15 06:02

    instance是何时翻转的?每次有多少instance在翻转

    在run dynamic vectorless IR时,instance是何时翻转的?每次有多少instance在翻转
    的头像 发表于 01-26 09:31 222次阅读
    instance是何时<b class='flag-5'>翻转</b>的?每次有多少instance在<b class='flag-5'>翻转</b>?

    原理图设计阶段如何考虑静电防护设计

    大家都知道在设计阶段解决问题的成本是最低,同样道理在原理图设计阶段做好关键信号、敏感电路的防护设计可以达到事半功倍的效果,本期将与大家探讨在原理图的设计阶段如何考虑静电
    的头像 发表于 01-03 09:32 351次阅读
    原理图<b class='flag-5'>设计阶段</b>如何考虑静电<b class='flag-5'>防护</b>设计

    系统内部电路中 主芯片内部电源提供 EOS 防护

    AMAZINGIC晶焱科技:系统内部电路中 主芯片内部电源提供 EOS 防护
    的头像 发表于 12-29 10:21 287次阅读
    系统内部电路中 主<b class='flag-5'>芯片</b>内部电源提供 EOS <b class='flag-5'>防护</b>

    粒子加速器的加速原理是啥呢?

    粒子加速器的加速原理是啥呢? 粒子加速器是一种重要的实验设备,用于研究粒子物理学、核物理学等领域。其主要原理是通过电场和磁场的作用,对带电粒子进行加速,在高速运动过程中使其获得较大的动
    的头像 发表于 12-18 13:52 886次阅读

    理解FPGA中的单粒子翻转

    受到单粒子翻转(Single-Event Upsets,SEU)的影响。本文探讨了FPGA中的SEU,强调了必须防范SEU的原因,以及快速错误纠正的重要性。
    的头像 发表于 11-23 10:05 1050次阅读
    理解FPGA中的单<b class='flag-5'>粒子</b><b class='flag-5'>翻转</b>

    什么是芯片的启动电压、低电压锁定和欠压关断滞后?

    每种芯片设计阶段都会对一些核心指标参数进行提前的计算规划
    的头像 发表于 11-09 17:21 420次阅读
    什么是<b class='flag-5'>芯片</b>的启动电压、低电压锁定和欠压关断滞后?

    如何来评价一颗芯片的ESD能力呢?

    和使用过程中,由于静电的积累和放电引起的损害。因此,评价一颗芯片的ESD能力,需要从其设计阶段开始考虑。首先,可以评估芯片设计文档中对ESD设计准则的详细描述,包括芯片内部电路
    的头像 发表于 11-07 10:30 736次阅读

    ADRF5420: 翻转芯片、硅SPDT开关、1千赫至90千赫初步数据表 ADI

    电子发烧友网为你提供ADI(ADI)ADRF5420: 翻转芯片、硅SPDT开关、1千赫至90千赫初步数据表相关产品参数、数据手册,更有ADRF5420: 翻转芯片、硅SPDT开关、1
    发表于 10-09 18:58
    ADRF5420: <b class='flag-5'>翻转</b><b class='flag-5'>芯片</b>、硅SPDT开关、1千赫至90千赫初步数据表 ADI

    ADRF5440: 翻转芯片,硅SP4T开关,1千兆赫至81千兆赫初步数据表 ADI

    电子发烧友网为你提供ADI(ADI)ADRF5440: 翻转芯片,硅SP4T开关,1千兆赫至81千兆赫初步数据表相关产品参数、数据手册,更有ADRF5440: 翻转芯片,硅SP4T开关
    发表于 10-09 18:58
    ADRF5440: <b class='flag-5'>翻转</b><b class='flag-5'>芯片</b>,硅SP4T开关,1千兆赫至81千兆赫初步数据表 ADI

    ADRF5476: 翻转芯片、硅数码步动加速器、1千兆赫至72千兆赫初步数据表 ADI

    电子发烧友网为你提供ADI(ADI)ADRF5476: 翻转芯片、硅数码步动加速器、1千兆赫至72千兆赫初步数据表相关产品参数、数据手册,更有ADRF5476: 翻转芯片、硅数码步动加
    发表于 10-09 18:58
    ADRF5476: <b class='flag-5'>翻转</b><b class='flag-5'>芯片</b>、硅数码步动加速器、1千兆赫至72千兆赫初步数据表 ADI

    怎么做到EMC设计与产品设计同步?|深圳比创达EMC(上)a

    设计阶段主要对产品内部的主芯片的滤波电路设计,晶振电源管脚的滤波电路,时钟驱动芯片的滤波电路设计,电源输入插座的滤波电路设计,对外信号接口的滤波电路设计,以及滤波和防护元器件选型,单板
    发表于 08-28 14:27

    3D线束设计按整车开发的四个阶段

    CATIA 3D 线束设计,主要是模拟仿真不同区域的线束走向、直径,考虑线束过孔的密封和保护,模拟线束的固定孔位和固定方式,且能够在数据设计阶段体现线束与周边件的关系。
    的头像 发表于 08-08 10:21 533次阅读

    请问STM32H743ZIT6使用GPIO输出翻转电平如何达到4Mhz?

    由于设计原因,所在引脚无法复用定时器PWM功能,只能用定时器定时中断手动翻转引脚电平,但需要输出4MHz以上的时钟信号给其他芯片使用。听说GPIO能翻转50MHz,但实际1Mhz都不
    发表于 08-05 06:01

    &quot;软件开发生命周期&quot;有几个阶段

    从这里开始我们进入SDLC的设计阶段,根据之前所有的要求开始计划产品的设计阶段,包括硬件上的配置、选型等,还包括软件上的服务器设计、数据库关系等确定。
    的头像 发表于 04-28 14:18 2173次阅读
    &quot;软件开发生命周期&quot;有几个<b class='flag-5'>阶段</b>?