0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

AXI-4 Lite接口协议仿真波形解析

FPGA技术驿站 来源:搜狐网 作者:搜狐网 2020-09-23 11:18 次阅读

AXI-4 Lite可以看作是AXI-4 Memory Mapped的子集,从下面的示例图中就可见一斑。最直接的体现是AXI-4 Lite的突发长度是固定值1。

AXI-4 Lite的接口信号如下图所示。同样都是5个独立通道,但由于突发长度被限制为1,使得某些信号不再需要,例如ARLEN和AWLEN就不再需要了,因为两者均为0,同时用于显示突发类型(Burst Type)的ARBURST和AWBURST、表明一笔数据交易的最后一个有效数据WLAST和RLAST均不再需要了。此外,AXI-4 Lite要求数据位宽必须是32-bit或64-bit,故ARSIZE和AWSIZE也不再需要了。

就数据传输机制而言,AXI-4 Lite和AXI-4 Memory Mapped是一致的,每个通道都有相应的VALID和READY信号对。

这里我们给出一个仿真波形供大家参考,以便理解AXI-4 Lite接口协议。

写地址通道

写数据通道

写响应通道

读地址通道

读数据通道

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 接口协议
    +关注

    关注

    5

    文章

    38

    浏览量

    18394

原文标题:AXI-4 Lite与AXI-4 Memory Mapped接口协议有什么区别?

文章出处:【微信号:Lauren_FPGA,微信公众号:FPGA技术驿站】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    Zynq中AXI4-LiteAXI-Stream功能介绍

    Zynq中AXI4-Lite功能 AXI4-Lite接口AXI4的子集,专用于和元器件内的控制寄存器进行通信。AXI-Lite允许构建简单
    的头像 发表于 09-27 11:33 8171次阅读
    Zynq中<b class='flag-5'>AXI4-Lite</b>和<b class='flag-5'>AXI</b>-Stream功能介绍

    AXI VIP设计示例 AXI接口传输分析

    赛灵思 AXI Verification IP (AXI VIP) 是支持用户对 AXI4 和 AXI4-Lite 进行仿真的 IP。它还可
    发表于 07-08 09:24 1330次阅读

    如何将AXI VIP添加到Vivado工程中

    在这篇新博文中,我们来聊一聊如何将 AXI VIP 添加到 Vivado 工程中,并对 AXI4-Lite 接口进行仿真。随后,我们将在仿真
    发表于 07-08 09:27 1717次阅读

    XADC和AXI4Lite接口:定制AXI引脚

    你好,我有一个关于XADC及其AXI4Lite接口输入的问题。我想在Microzed 7020主板上测试XADC,在通过AXI4Lite接口将Zynq PL连接到XADC向导(参见第一
    发表于 11-01 16:07

    可以在EDK中使用Axi4Stream接口/总线吗?

    []合成了内存),输出端口合成为ap_fifo,这意味着,由于AXi4Lite不支持fifo结构,因此只能使用AXI4Stream接口/总线从输出端口result []读取数据。我也是这个嵌入式总线和
    发表于 02-28 13:47

    请问AXI-4接口有没有可用的地址线?

    的发送引擎。#1。根据“表2-2:AXI4-流接口端口 - 发送”&amp;在美国的其他相关部分,我看到这个AXI-4接口没有可用的地址线。我错过了什么吗?我想知道为什么在这个
    发表于 04-28 10:00

    请问S_AXI端口是否遵循AXI_Lite协议

    ,portis仅显示为S_AXI接口引脚与AXI lite兼容。我需要知道S_AXI端口是否遵循AXI
    发表于 05-14 09:09

    AXI4-lite端口可以保持未连接状态吗?

    我必须通过AXI4-lite接口配置Jesd204b核心,或者我可以简单地将AXI4-lite端口保持未连接状态(强制接地)?Jesd204核心示例top没有提供有关AXI4-Lite
    发表于 05-15 09:30

    AXI接口协议详解

    AXI 总线上面介绍了AMBA总线中的两种,下面看下我们的主角—AXI,在ZYNQ中有支持三种AXI总线,拥有三种AXI接口,当然用的都是
    发表于 04-08 10:45

    AXI接口协议详解

    突发传输;  AXI4-Lite:(For simple, low-throughput memory-mapped communication)是一个轻量级的地址映射单次传输接口,占用很少的逻辑单元
    发表于 10-14 15:31

    ARM CoreLink AXI4至AHB Lite XHB-400桥接技术参考手册

    XHB将AXI4协议转换为AHB-Lite协议,并具有AXI4接口和AHB-
    发表于 08-02 06:51

    AMBA 4 AXI4AXI4-LiteAXI4-流协议断言用户指南

    您可以将协议断言与任何旨在实现AMBA®4 AXI4接口一起使用™, AXI4 Lite™,
    发表于 08-10 06:39

    AXI4接口协议的基础知识

    AXI-4 Memory Mapped也被称之为AXI-4 Full,它是AXI4接口协议的基础,其他A
    的头像 发表于 09-23 11:20 5538次阅读
    <b class='flag-5'>AXI</b>4<b class='flag-5'>接口</b><b class='flag-5'>协议</b>的基础知识

    AXI4 、 AXI4-LiteAXI4-Stream接口

    AXI4 是一种高性能memory-mapped总线,AXI4-Lite是一只简单的、低通量的memory-mapped 总线,而 AXI4-Stream 可以传输高速数据流。从字面意思去理解
    的头像 发表于 07-04 09:40 6102次阅读

    自定义AXI-Lite接口的IP及源码分析

    在 Vivado 中自定义 AXI4-Lite 接口的 IP,实现一个简单的 LED 控制功能,并将其挂载到 AXI Interconnect 总线互联结构上,通过 ZYNQ 主机控制,后面对 Xilinx 提供的整个
    发表于 06-25 16:31 2043次阅读
    自定义<b class='flag-5'>AXI-Lite</b><b class='flag-5'>接口</b>的IP及源码分析