0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

中科智芯晶圆级扇出型封装即将投产,补强徐州短板

行业投资 来源:未知 作者:电子发烧友 2019-08-02 11:38 次阅读

由中国科学院微电子所、华进半导体共同出资成立的江苏中科智芯集成科技有限公司的晶圆级扇出型(FO)封装项目即将于2019年11月投产。

2018年3月,江苏中科智芯集成科技有限公司成立,承接华进半导体晶圆级扇出型封装产业化项目。中科智芯半导体封测项目位于徐州经济技术开发区凤凰湾电子信息产业园,占地50亩,投资20亿元,项目分两期建设。

2018年9月一期开工建设,投资5亿元,建成后将可形成年月能为12万片12英寸晶圆。主厂房于2018年11月底封顶;其他辅助建筑于2019年1月封顶,2019年7月净化装修施工基本完成,动力车间设备正在安装,预计8月份开始设备安装,9、10月份进行设备调试,11月初部分生产线投产。

中科智芯产品定位中高密度集成芯片扇出型(FO)封装与测试,高频率射频芯片封装的设计与制造。11月将陆续投产12英寸晶圆级扇出型封装,逐步实现单芯片扇出型封装、2D多芯片扇出型封装、3D多芯片扇出型封装量产。

华进半导体相关人员表示,晶圆级扇出型封装是最高性价比的集成电路封装技术,无须使用印刷电路板,可直接在晶圆上实现芯片封装。具体来说,第一,结合内嵌式印刷电路板技术的系统级封装,虽符合移动设备小型化需求,然而供应链、产品良率(成本)存在很多问题;第二,硅穿孔(TSV)封装技术可以实现产品良率的问题,但设计难度较大、制造成本极高。与上述两种方案不同的晶圆级扇出封装(Fan-Out)技术,可在单芯至多芯片的封装中做到更高的集成度,而具有更好的电气属性,不仅降低封装成本,并且让系统计算速度加快,产生的功耗更小,更为重要的是,该技术能够提供更好的散热性能,并可以整合射频元件,使网络基带性能更加优良。

凤凰湾电子信息产业园内在中科智芯集成电路晶圆级封装项目外,还引入了联立LCD驱动芯片封装、爱矽封测等项目。联立LCD驱动芯片封装项目拟建设具有月产能2.4万片之8英寸芯片(晶圆凸块及测试)、封装(COG、COF)5千万颗集成电路生产能力的生产线厂房正在进行内部装修与机电安装,预计年内投产;爱矽封测项目规划年产5.4亿个产品,正在进行机电安装,预计年内投产。

中科智芯、联立、爱矽等封装项目投产后,将进一步补强徐州半导体封测产业链。

本文来源:麦姆斯咨询

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 中科智芯
    +关注

    关注

    2

    文章

    4

    浏览量

    1751
收藏 人收藏

    评论

    相关推荐

    浅析扇出封装和SiP的RDL改进与工艺流程

    如今,再分布层(RDL)在高级封装方案中得到了广泛应用,包括扇出封装扇出芯片对基板方法、扇出封装
    的头像 发表于 04-08 11:36 446次阅读
    浅析<b class='flag-5'>扇出</b><b class='flag-5'>封装</b>和SiP的RDL改进与工艺流程

    RDL线宽线距将破亚微米赋能扇出封装高效能低成本集成

    RDL 技术是先进封装异质集成的基础,广泛应用扇出封装扇出基板上芯片、扇出层叠封装、硅光子学和
    的头像 发表于 03-01 13:59 633次阅读
    RDL线宽线距将破亚微米赋能<b class='flag-5'>扇出</b><b class='flag-5'>封装</b>高效能低成本集成

    消息称群创拿下恩智浦面板级扇出封装大单

    据最新消息,全球显示领导厂商群创光电近日成功拿下欧洲半导体大厂恩智浦的面板级扇出封装(FOPLP)大单。恩智浦几乎包下了群创所有相关的产能,并计划在今年下半年开始量产出货。
    的头像 发表于 01-30 10:44 355次阅读

    PADS如何画FPC柔性板

    最近需要画FPC排线,不知道在PADS里面层如何画,有知道的同学麻烦告知一下,谢谢!
    发表于 01-17 09:24

    英锐恩知社:一片可以切出多少芯片?# 芯片

    芯片
    英锐恩科技
    发布于 :2023年12月15日 15:52:22

    解析扇入型封装扇出封装的区别

    扇出封装一般是指,晶圆级/面板级封装情境下,封装面积与die不一样,且不需要基板的封装,也就是我们常说的FOWLP/FOPLP。
    的头像 发表于 11-27 16:02 3826次阅读
    解析扇入型<b class='flag-5'>封装</b>和<b class='flag-5'>扇出</b>型<b class='flag-5'>封装</b>的区别

    像AD8233一样的封装在PCB中如何布线?

    请问像AD8233一样的封装在PCB中如何布线,芯片太小,过孔和线路都无法布入,或者有没有其他封装的AD8233
    发表于 11-14 07:01

    扇出型晶圆级封装技术的优势分析

    扇出型晶圆级封装技术的优势在于能够利用高密度布线制造工艺,形成功率损耗更低、功能性更强的芯片封装结构,让系统级封装(System in a Package, SiP)和3D芯片
    发表于 10-25 15:16 357次阅读
    <b class='flag-5'>扇出</b>型晶圆级<b class='flag-5'>封装</b>技术的优势分析

    FPC软板设计

    最近在某EDA画了一块FPC,有专门的FPC工具,输出的GERBER层名也有信息,在他们平台下单也可以自动识别
    发表于 10-08 15:00

    一文详解扇出型晶圆级封装技术

    扇出型晶圆级封装技术采取在芯片尺寸以外的区域做I/O接点的布线设计,提高I/O接点数量。采用RDL工艺让芯片可以使用的布线区域增加,充分利用到芯片的有效面积,达到降低成本的目的。扇出封装
    发表于 09-25 09:38 811次阅读
    一文详解<b class='flag-5'>扇出</b>型晶圆级<b class='flag-5'>封装</b>技术

    封装技术崛起:传统封装面临的挑战与机遇

    北京中科同志科技股份有限公司
    发布于 :2023年07月06日 11:10:50

    硅谷之外的繁荣:中国半导体产业在IC设计、制造和封装测试领域的辉煌征程

    北京中科同志科技股份有限公司
    发布于 :2023年06月27日 10:52:55

    绕不过去的测量

    YS YYDS
    发布于 :2023年06月24日 23:45:59

    扇出型圆片级封装工艺流程与技术

    扇出型圆片级封装(FoWLP)是圆园片级封装中的一种。相对于传统封装圆片级封装具有不需要引线框、基板等介质的特点,因此可以实现更轻、薄短、小
    发表于 05-08 10:33 1265次阅读
    <b class='flag-5'>扇出</b>型圆片级<b class='flag-5'>封装</b>工艺流程与技术

    激光解键合在扇出晶圆级封装中的应用

    来源;《半导体芯科技》杂志 作者:黄泰源、罗长诚、钟兴进,广东鸿浩半导体设备有限公司 摘要 扇出晶圆级封装广泛应用于手机、车载等电子产品上。制造过程中需要使用到暂时性基板,而移除暂时性基板最适
    的头像 发表于 04-28 17:44 1052次阅读
    激光解键合在<b class='flag-5'>扇出</b>晶圆级<b class='flag-5'>封装</b>中的应用