基于DSP芯片的音频信号滤波系统设计方案介绍

来源:电子发烧友整理 作者:佚名2018年02月09日 09:58
关键词:DSP芯片dsp

数字信号处理(Digital Signal Processing,简称DSP)是一门涉及许多学科而又广泛应用于许多领域的新兴学科。20世纪60年代以来,随着计算机和信息技术的飞速发展,数字信号处理技术应运而生并得到迅速的发展。在过去的二十多年时间里,数字信号处理已经在通信等领域得到极为广泛DSP技术图解的应用。数字信号处理是利用计算机或专用处理设备,以数字形式对信号进行采集、变换、滤波、估值、增强、压缩、识别等处理,以得到符合人们需要的信号形式。

本文为大家带来基于DSP芯片的音频信号滤波系统设计方案分享。

硬件设计方案

本系统采用DSP芯片TMS320C5416和TLV320AIC23音频编解码芯片实现系统的软硬件设计,并在此基础上完成语音信号的采集、播放、存储、分析功能。文中包括3部分:音频信号采集、DSP芯片处理信号、Flash存储器。系统总体设计结构如图1所示。

基于DSP芯片的音频信号滤波系统设计

TMS320C5416是文中采用的主芯片,是一款低功耗、高性能的DSP芯片,主要功能包括采集语音信号、存储以及控制模块间通信等,将音频信号经过采集和压缩后存放到Flash存储器中。AIC23的高性能立体声信号的输入支持MIC和LINE?IN两种方式,可配置寄存器选择,并且具有可编程增益调节。其内部集成模数和数模转换部件,采用先进的采样技术,采样范围在8K~96K之间。

本设计的从芯片TLV320AIC23音频编解码芯片,是立体声音频Codec芯片,主要负责对语音信号的A/D转换,采样编码及滤波,该芯片是理想的音频模拟器件,应用广泛;DSP芯片三个中有两个缓冲串口MCBSP0和MCBSP1负责控制音频芯片AIC23,其中MCBSP0串口是SPI接口,实现语音数据的发送和接收,MCBSP1串口是I2S接口,任务是写控制字;Flash存储模块可快速访问可电擦写,即使停电信息也不会丢失数据的存储器,而且成本很低,可靠性高、稳定性强,容量大有几GB,外形小巧等特性,进行读取和存储操作为载体。

 系统硬件电路设计

本系统采用的DSP芯片TMS320C5416,最高频率可达160MIPS,系统实时性良好;音频编解码芯片TLV320AIC23采样精度在16~32位。上述两种芯片的结合是解决移动音频录放系统、现场采集语音的理想设计。TMS320C5416的3个MCBSP可以方便地实现 AIC23之间的控制和通信。AIC23是可编程芯片,其内部含有11个16位寄存器,由MODE引脚选择控制接口采用SPI或者I2C哪种工作方式,MODE=0采用I2C模式;MODE=1表示采用SPI模式。

AIC23独立的控制口接收控制器的命令字,而独立的数据接口交换DSP语音数据。为DSP提供工作时钟的是12M外部晶振。本系统C5416DSP的MCBSP0连接AIC23的控制接口,MCBS P1连接AIC23的数据接口。TMS320C5416DSP连接TLV320AIC23的接口框图如图2。

基于DSP芯片的音频信号滤波系统设计

TMS320C5416DSP模块设计

本次设计采用TMS320C5416芯片,其内部128K*16的RAM,能有效提高系统的集成度和总体性能。另外它还有3个多通道缓冲串口,提供128个通道。C5416芯片的特点有:工作频率可达160 MIPS;可以访问的数据存储空间64K、I/O空间64K。

TMS320C5416和TLV320AIC23连接的引脚如下:BCLKX0/1:传输时钟信号,是多通道缓冲串行接口发送器的串行移位时钟信号,复位时,默认为输入。当OFF为低电平,BCLKX进入高组态;TMS320C5416连接FLASH器件时,DSP芯片每次采集32位的语音数据,依次从左声道开始往右声道写入Flash器件进行存储。

TLV320AIC23语音采集及回放接口电路模块

AIC23芯片内部集成了ADC和DAC,兼容C5416的输入/输出电压,它的数字接口和DSP的MCBSP端口无缝连接。AIC23采用先进的Sigma—delta过采样技术,将大部分的噪声转移到阻态,采样频率范围8K~96K提供4种16 bit、20 bit、24 bit和32 bit的采样数据,ADC和DAC的输出信噪比分别达到90 dB和100 dB。

TLV320AIC23与TMS320C5416连接的引脚图如下。BCLK:I2S数字音频接口时钟信号,串行数据传输时钟,当主模式是AIC23时,由AIC23产生BCLK且由它传输给DSP,此时的频率仅为主时钟的1/4,当从模式时,DSP产生BCLK;DIN:I2S格式输入给D/A转换器;DOUT,立体声ADC产生,I2S格式A/D转换器串行数据输出:LRCIN/LRCOUT:I2SD/A和A/D转换器字时钟信号,主机模式下,AIC23产生该信号发送给DSP,从机模式下,由DSP产生;SCLK:控制端口串行时钟输入;SDIN:控制端口串行数据输入,控制协议,传输配置数据;/CS:在SPI模式下,是数据锁存控制端,在I2C模式下,作为外设7位地址的末位;XTI/MCLK:外部时钟输入。本文中AIC23由外接的晶振提供工作时钟,TLV320AIC23从电路模块电路如图3。

基于DSP芯片的音频信号滤波系统设计

语音数据存储接口电路模块

本文的语音数据存储模块采用32M*8位的Flash存储空间,能够满足文中对存储器芯片的容量以及读取语音信号速度。Flash存储器内存放录音和放音系统数据。Flash的构成是由一组可独立擦除的1KB区块,擦除一个区块将使该区块全部复位为1。Flash存储器每个区块的基地址都固定不变。 Flash存储器在存储器中处于起始位置,一般从0开始。下图4为Flash存储模块电路图。

基于DSP芯片的音频信号滤波系统设计

Flash存储器是一种不挥发性内存,存储特性相当于硬盘,因此成为便携式数字设备的存储介质,同时Flash存储器采用串行结构,读写单元以页和块为单位,容量可以很大,成本低廉,而且又能确保数据读写的正确性。闪存的I/O端口有8位,数据传送的方式是轮流传送命令字。DSP采集到的32位语音数据,通过外部总线分4次,从左往右声道写入闪存中。

电源接口模块

TMS320C5416DSP的供电结构采用双电源器件芯片,内核电源CVDD和I/O电源DVDD,需要考虑相对电压和上电次序。两种供电控制策略不同:DVDD是3.3 V单电源上电,而CVDD只加载1.6 V,降低供电是想要降低芯片的功耗。双供电模式可以消除电源间的延时。在理想状态下,I/O电源和内核电源应该同时加电,但实际情况下想要做到并不容易。如果不能同时加电,需要根据引脚电平对工作模式进行配置,内核要优先于I/O供电,要求一种电压要低于操作电压,另一个电压供电时间不能超出要求。上电过程中,要保证I/O缓冲接收到正确的内核输出,并防止系统的总线冲突。加电次序主要取决于内部静电保护电路如图5所示。

基于DSP芯片的音频信号滤波系统设计

图中可见,需要DVDD不超出CVDD 2 V,于是采用4个二极管降压,而内核电源不能超过I/O电源电压0.5 V,因此只用一个二极管,否则容易损坏芯片。

系统软件设计模块

本语音录放系统的软件环境是DSP集成开发环境IDE提供成熟的核心功能和便捷的图形可视化工具,使得设计更快。CCS2.0提采用图形接口界面,有编辑工具和工程管理工具,提供软件开发、程序调试和仿真环境,集成了汇编器、编译器、建库工具等。CCS集成的代码调试工具具备各种调试功能,同时支持汇编和C/C++语言,本系统的程序软件均采用C语言混合编写。既容易调试,又能提高软件的执行效率,能对DSP进行指令级仿真和实时数据分析。同时它还具有丰富的库函数。

本系统的软件部分主要是从现场线路输入和麦克语音所采集到的信号,收集并存储到Flash存储器中,由滤波后播出信号,并将信号变换到频域,即FFT离散傅立叶快速变换。

语音分析子模块

现场输入的语音信号,送入立体声音频编解码器AIC23中,AIC23控制芯片内寄存器,将信号A/D转换,用数字计算机处理数字信号,然后由数字滤波器滤波,再送到Flash存储器暂存。数字滤波器是一个离散时间系统。程序语音模块处理过程:首先初始化系统,包括设置时钟发生器、AIC23的初始化、多通道缓冲、工作变量的初始等。

语音分析程序模块处理过程:TLN320AIC23初始化,语音录音数据读取后存入数据缓冲区,调用FIR数字滤波器滤波,效果突出,然后将数字语音信号暂存在闪存内,最后由耳机发出,同时进行FFT离散快速变换算法。语音数据输出到MCBSP。语音分析子程序模块流程图如图6所示。

基于DSP芯片的音频信号滤波系统设计

数字滤波器设计

使用窗函数的有限长,实现加窗线性相位FIR数字滤波器,能够满足转移序列或脉冲响应的常见问题。

b=fir1(n,Wn,‘ftype’);

b=fr1(n,Wn,‘ftype’,‘window’);

n为滤波器的阶数,Wn为截止频率,ftype决定滤波器类型,high时为高通滤波器,stop时为带阻滤波器。window采用窗函数类型,是一种通过截短和计权的方法使无限长非因果序列成为有限长脉冲应响应序列的设计方法,其默认值为汉明窗,w=hamming(n),产生一个n点的汉明窗函数。编写matlab程序,生成FIR系数存放在FH[n]中,程序运行后在显示区显示结果。

FFT是快速计算DFT的高效方法,能够显著降低运算量,大大提高DFT运算速度。大部分DSP芯片能在单指令周期内完成乘法累加运算。FFT算法是利用DFT系数的特性,合并运算,将长序列转换为短序列DFT,以减少运算量。FFT算法的实现过程:

1)把N点的时域信号分解成N个时域信号,单点组成信号,并计算出频谱。

2)输入数据的比特反转,即将输入序列整理成位序颠倒的次序。位码倒置可以提高程序执行速度和存储效率。

3)实现N点复数FFT,执行3个循环套计算FFT变换,最内层都进行蝶形运算,第一级、第二级、第三级至第log2N级都是蝶形运算。序列点数N=2m,N为2的整数幂的FFT算法。

4)估计功率普

基于DSP芯片的音频信号滤波系统设计

X(k)一般分成虚部和实部,计算时将FFT算法变换好的数据求平方和。

控制寄存器程序设计

本文的TLV320AIC23利用串行传输数据。前半部分数据控制所需存放寄存器地址,后半部分将所要写入的值保存在寄存器中。采用两个8 bit处理串行传输的控制数据。结合实际本文对于I2C写入模块采用汇编语言。

DSP通过I2C总线将配置命令发送到AIC23,完成初始化配置,然后AIC23开始工作。AIC23的初始化记录在一个数组中,利用串口发送命令,采用循环方式发送。AIC23数据写入时序图如图7。

基于DSP芯片的音频信号滤波系统设计

如图中所示B[15~9]是记录控制寄存器的地址,B[8~0]是要写入的值被保存在寄存器中。

关注电子发烧友微信

有趣有料的资讯及技术干货

下载发烧友APP

打造属于您的人脉电子圈

关注发烧友课堂

锁定最新课程活动及技术直播
声明:电子发烧友网转载作品均尽可能注明出处,该作品所有人的一切权利均不因本站而转移。
作者如不同意转载,既请通知本站予以删除或改正。转载的作品可能在标题或内容上或许有所改动。
收藏 人收藏
分享:

相关阅读

发表评论

elecfans网友

分享到:

用户评论(0