电子发烧友网 > 通信网络 > 通信设计应用 > 正文

数字接收机中高性能ADC和射频器件的动态性能要求

2009年04月25日 10:02 次阅读
摘要:基站系统(BTS)需要在符合各种不同标准的同时满足信号链路的指标要求。本文介绍了一些信号链路器件,例如:高动态性能ADC,可变增益放大器,混频器和本振,详细介绍了它们在典型的基站中的使用,能够满足基站对高动态性能、高截点性能和低噪声的要求。

大多数字接收机对其采用的高性能模-数转换器(ADC)及模拟器件的要求都较高。例如,蜂窝基站数字接收机要求有足够的动态范围,以处理较大的干扰信号,从而把电平较低的有用信号解调出来。Maxim的15位65Msps模数转换器MAX1418或12位65Msps模数转换器MAX1211配以2GHz的MAX9993或900MHz的MAX9982集成混频器,即可为接收机的两级关键电路提供出色的动态特性,此外,Maxim的中频(IF)数字可调增益放大器(DVGA) MAX2027和MAX2055能够在许多系统中提供较高的三阶输出截点(OIP3),并满足系统所需要的增益调节范围。

蜂窝基站(BTS:基站收发器)由多个不同的硬件模块组成,其中之一就是完成RF接收(Rx)及发送(Tx)功能的收发器(TRx)模块。在老式模拟AMPS及TACS BTS中,一个收发器只能用于处理一路全双工Rx和Tx RF载波,若要实现要求的呼叫覆盖率就需要很多个收发器才能提供足够的载波。如今在全球范围内,模拟技术已被CDMA和WCDMA所取代,欧洲也已在10年前就采用了GSM。在CDMA中,多个主叫用户使用同一个RF频率,这样一个收发器就可同时处理多个主叫用户的信号。截至目前已有多种CDMA和GSM的设计方案,BTS制造商也一直致力于探索可降低成本和功耗的方法,对单载波解决方案进行优化或开发多载波接收机就是行之有效的方案。图1是BTS设备常用的欠采样接收机的结构框图。

图1. 欠采样接收机结构框图
图1. 欠采样接收机结构框图

图1中,Maxim的2GHz MAX9993和900MHz MAX9982混频器可为许多设计提供所需的增益和线性度,而且具有极低的耦合噪声,这样就不再需要那些损耗较高的无源混频器。MAX2027和MAX2055工作在接收机的第一、二中频级,此两款器件在其整个增益调节范围内OIP3均可达到+40dBm。在图1电路中数据转换器采用的是MAX1418 (15位、65Msps)和MAX1211 (12位、65Msps),此外Maxim的数据转换器产品还有其它采样速率的器件,可满足大多数设计要求。若将图1中的第二下变频器省去(虚线中所示),那么图1所示电路就变成了单路下变频器结构。

Maxim的低噪声ADC: MAX1418

图1所示的欠采样接收机结构对ADC的噪声和失真有着严格的要求。在接收机中,电平较低的有用信号单独被数字化或同时伴随有无用的、需要倍加关注的大幅度信号,因此要想使接收机正常工作,ADC的有效噪声系数要按这两种信号的极端情况(即有用信号最小、无用信号达到最大值)来计算。对于小的模拟输入信号,ADC的噪声基底中占支配地位的是热噪声和量化噪声,决定了ADC的噪声系数(NF)。

实际上,小信号条件下的ADC有效噪声系数一经确定,模拟电路(RF或IF)的级联噪声系数也就随之确定。ADC前级电路的最小功率增益应满足接收电路的噪声系数要求,通常该功率增益值以ADC过载前接收机所能容许的最大阻塞电平或最高干扰电平为上限。在BTS中,如果不采用自动增益控制(AGC),ADC的动态范围一般无法同时满足电路噪声系数(接收机灵敏度)和最大阻塞两方面的要求,AGC电路可以放在RF级或IF级电路中,也可在两级电路中同时包含AGC电路。

MAX1418系列的其它产品对fINPUT = fCLOCK/2的基带应用特别适用。当转换器工作在这个频率范围内,采用这些基带特性极佳的器件,将具有最佳的动态范围。这些产品中包括针对65Msps时钟速率的MAX1419及针对80Msps时钟速率的MAX1427,它们的基带SFDR (无杂散动态范围)均可达到94.5dBc。

表1所列是MAX1418的主要技术参数:

表1. MAX1418电特性
Parameter CondiTIon Symbol Typ Value Units
ResoluTIon   N 15 Bits
Analog Input Range   VID 2.56 VP-P
DifferenTIal Input Resistance   RIN 1
AC SpecificaTIons fCLK = 65Msps      
Thermal + Quantization Noise Floor Analog input = -35dBFS Nfloor -78.2 dBFS
Signal-to-Noise Ratio Analog in = -2dBFS fIN = 70MHz SNR 73.6 dB
Spurious-Free Dynamic Range Analog in = -2dBFS fIN = 70MHz SFDR 84 dB
Signal-to-Noise-and-Distortion Analog in = -2dBFS fIN = 70MHz SINAD 73.3 dB

不接LSB时,MAX1418也可以与14位接口器件一起工作,这样应用时,SNR会有轻微的损失,而SFDR则不受影响。

图2给出了无阻塞情况下ADC的噪声分布,这里假定在ADC之前的所有模拟电路的总级联噪声系数为3.5dB,同时假定设计目标是ADC导致的总噪声系数的恶化不超过0.2dB,以满足CDMA基站接收机的灵敏度要求。这样一个噪声系数值应该为空中接口留有足够的余量,不过最终结果取决于末级检波器的Eb/No (比特能量与噪声功率频谱密度的比值)的要求。基于表1的MAX1418的热噪声 + 量化噪声基底,当器件时钟为61.44Msps (50x码片率)时,其等效噪声系数为26.9dB。由于采用了过程增益控制,1.23MHz CDMA频道带宽下的ADC噪声比Nyquist宽带下的ADC噪声低14dB。一般情况下,为了获得3.7dB的接收机级联噪声系数,总增益要达到36dB。

图2. 无阻塞情况下的ADC噪声分布
图2. 无阻塞情况下的ADC噪声分布

当ADC前端增益为36dB时,天线端超过-30dBm的单音阻塞电平将超出ADC的输入量程。cdma2000®蜂窝基站标准规定,天线端允许的最大阻塞电平为-30dBm,此时,前端增益就需要降低6dB,这样在标准规范允许的余量范围之内,允许加到ADC上的最大阻塞信号更大一些。假设留有2dB的余量,前端增益减小6dB就可使天线端的最大阻塞电平变为-26dBm,ADC的最大允许输入信号变为+4dBm (见图3)。当出现单音阻塞时,蜂窝标准允许总的干扰(噪声+失真)相对于参考灵敏度来说恶化3dB,可这3dB在噪声和失真之间如何分配就留给了设计人员。

假设:出现阻塞信号时,AGC增益为6dB,设计允许RF前端级联噪声加失真可以使NF下降1dB (标称值为3.5dB)。当ADC前端增益仅为30dB时,ADC的SNR决定了其有效噪声系数为29.4dB,级联接收机在'阻塞条件'下的噪声系数为5.7dB,这比根据接收机灵敏度计算出来的3.7dB的噪声系数低了2dB。由于在此计算当中未将杂散特性考虑在内,ADC的无杂散动态范围(SFDR)还允许额外降低1dB。当存在阻塞信号时,SINAD可被用于计算有效NF,不再分别计算噪声和SFDR基值。

图3. 出现阻塞情况下的ADC噪声响应
图3. 出现阻塞情况下的ADC噪声响应

MAX1211允许一次下变频结构

如果在较高的IF段能够获得足够的SNR和SFDR指标,欠采样电路可以用于一次下变频结构。Maxim的MAX1211 12位、65Msps转换器就是采用这一结构设计的,它的引脚与即将推出的80Msps及95Msps转换器兼容,此系列器件可对频率高达400MHz的输入信中频号进行直接采样,此外,它还具有其它先进的性能,如时钟输入可以是差分信号也可是单端信号,时钟占空比可以在20%到80%之间,另外,还设计有数据有效指示器(以简化时钟及数据时序),采用小型40引脚QFN (6mm x 6mm x 0.8mm)封装,二进制补码和格雷码数字输出格式。表2列出了模拟输入频率为175MHz时MAX1211的典型交流特性。

表2. MAX1211电特性
Parameter Condition Symbol Typ Value Units
Resolution   N 12 Bits
Analog Input Range   VID 2 VP-P
Differential Input Resistance   RIN 15
AC Specifications fCLK = 65Msps      
Thermal + Quantization Noise Floor Analog input = -35dBFS Nfloor 69.3 dBFS
Signal-to-Noise Ratio Analog in = -0.2dBFS fIN = 32.5MHz
fIN = 175MHz
SNR 68.3
66.8
dB
Spurious-Free Dynamic Range Analog in = -0.2dBFS fIN = 32.5MHz
fIN = 175MHz
SFDR 82.4
79.7
dB
Signal-to-Noise-and-Distortion Analog in = -2dBFS fIN = 32.5MHz
fIN = 175MHz
SINAD 68.1
66.5
dB

较之两次变频结构,一次变换器具有明显的优势。由于省去第二级下变频混频器、第二级中频增益电路以及第二级LO合成器,元件数量及电路板空间可减少约10%,节约成本$10至$20。

不同结构的杂散考虑

如果需要进一步节省元件数、线路板空间,降低功耗及成本,可采用下面给出的一次变频结构。假定设计的cdma2000接收机工作在PCS频段,采样速率为61.44Msps,合成器基准频率为30.72MHz,第一中频的中心选在6阶Nyquist频段169MHz,带宽约为1.24MHz。对于DDS结构,采用相同的169MHz第一中频,第二中频的中心频率在46.08MHz的2阶Nyquist频段。

表3. 用于SDC和DDC架构的假设杂散特性
SDC DDC Parameter Value
x x Receive band 1904.3800 to 1905.6200MHz
x x Clock Frequency 61.44000MHz
x x Max clock harmonic 30
x x Synthesizer ref freq 30.7200MHz
x x Max synthesizer harmonic 40
x x First injection LS 1736.0000MHz
x x Max 1st LO harmonic 5
x x Receive image band 1566.3800 to 1567.6200MHz
x x First IF band 168.3800 to 169.6200MHz
  x Second injection LS 122.9200MHz
  x Max 2nd LO harmonic 5
  x 1st IF image band 76.2200 to 77.4600MHz
  x Second IF band 45.4600 to 46.7000MHz

表3列出了采用单载波、一次下变频(SDC)和两次下频(DDC)结构时,在PCS频段上端附近的RF载波杂散搜索假定条件。对于SDC结构来说,杂散搜索可在RF接收频段、接收镜像频段、IF频段及IF镜像频段发现134个谐波成份,这些杂散信号大多数阶数较高,不会降低接收性能。对于DDC结构来说,杂散搜索会找出2400多个谐波成,这比SDC结构下找出的18倍还多,这些谐波分布在RF接收频段、接收镜像频段、第一级IF频段、第一级IF镜像频段、第二级IF频段和第二级IF镜像频段。对于源自高阶时钟谐波和合成器基准频率的杂散信号,可以通过在设计时仔细考虑电路板的布局或增加滤波来抑制,但是,对大量的阶数较低的杂散成份的抑制就比较困难。

Maxim的IF放大器:MAX2027 & MAX2055

Maxim也提供每级增量为1dB的数控增益、高性能IF放大器。MAX2027就是一种数控增益放大器(DVGA),采用单端输入/单端输出方式,可工作在50MHz至400MHz频率范围内,其最大增益时的噪声系数只有5dB。MAX2055则是单端输入/差分输出的DVGA,可在30MHz至300MHz频率范围内驱动高性能ADC。在MAX2055的差分输出和ADC差分输入之间可以采用一个升压变压器,变压器提供差分驱动,有利于输出信号之间的平衡。这两个DVGA工作在5V偏置,整个增益设置范围内具有+40dBm的OIP3。更详细的内容可参考Maxim网站上(www.maxim-ic.com.cn)的相关资料。

Maxim的高线性混频器:MAX9993 & MAX9982

在接收电路中,混频器往往承受对性能要求更加严格的较大的输入信号。理想状态下,混频器输出信号的幅值和相位与输入信号的幅值和相位成正比,而且这种比例关系与LO信号无关。根据这一假设,混频器的幅度响应与RF输入呈线性关系,且与LO输入信号无关。

然而,混频器的非线性会产生一些不希望的混频信号,称之为杂散响应,这些杂散信号是由到达混频器RF端口、并不希望出现的信号产生的IF频段的响应。无用的杂散信号将干扰有用的RF信号的工作,混频器的IF频率可由下式给出:

fIF = ± mfRF ± nfLO这里,IF、RF和LO分别是各自端口的信号频率,m和n是将RF和LO信号混频后的谐波阶数。

集成(或有源)平衡混频器(比如Maxim的MAX9993和MAX9982),由于其性能优于无源混频方案而备受关注。当m或n为偶数时,平衡式混频器能够抑制一定的杂散响应,2次谐波性能更加优异。理想的双平衡混频器可以抑制m或n (或两者)为偶数的所有响应。在双平衡混频器中,IF、RF和LO端口之间都是相互隔离的。采用设计合理的非平衡变压器,混频器可以在IF、RF和LO频带交迭。MAX9993和MAX9982特点包括:低噪声系数,内含LO缓冲器,低LO驱动,允许两路LO输入的LO开关,极好的LO噪声特性等,此外,在RF和LO端口还集成有RF非平衡变压器。

Maxim的这些混频器内都嵌有LO噪声性能极好的LO缓冲器,降低了对LO电源的要求。通常LO噪声与电平较高的输入阻塞信号相混合会降低接收灵敏度。MAX9993和MAX9982内含低噪声LO缓冲器,可在出现阻塞时减轻对接收灵敏度的影响。例如,假设VCO输入信号的边带噪声是-145dBc/Hz,MAX9993的LO噪声特性的典型值是-164dBc/Hz,这样复合边带噪声就只下降了0.05dBc/Hz到-144.95dBc/Hz。采用这种方法,用户不仅为混频器提供一个电平较低的LO信号,还能确保接收机的混频特性不会因MAX9993内置LO缓冲器的性能而降低。

此外,还有一种棘手的2阶杂散响应,也称为半中频(1/2 IF)杂散响应,对于低端注入,混频器阶数为:m = 2、n = -2;对于高端注入,混频器阶数为:m = -2、n = 2。低端注入时,引起半中频寄生响应的输入频率比希望的RF频率低fIF/2 (图4)。所希望的RF频率为1909MHz与1740MHz的LO频率进行混频,得到的IF频率为169MHz。虽然,CDMA的RF和IF载波频宽为1.24MHz,但在这里表示成一个频率为中心载频的单频信号。在这个例子中, 1824.5MHz频率的无用信号造成了169MHz的半中频杂散成份:

验证:
2 x fHalf-IF - 2 x fLO =
2 x (fRF - fIF/2) - 2 x (fRF - fIF) =
2 x (fRF - 2 x fIF/2) - 2 x fRF + 2 x fIF = fIF

由此可得到:
2 x 1824.5MHz - 2 x 1740MHz = 169MHz

图4. 有用fRF, fLO, fIF与无用fHalf-IF频率的位置
图4. 有用fRF, fLO, fIF与无用fHalf-IF频率的位置

抑制总量(也称为2x2杂散响应)可根据混频器的第二截点IP2来预测,图5给出了2x2 IMR或杂散值(来自Maxim的MAX9993数据资料)。注意:图中信号电平是用输入IP2 (IIP2)性能计算的混频器输入电平。

具体的计算公式如下:
IIP2 = 2 x IMR + PSPUR = IMR + PRF
= 2 x 70dBc + (-75dBm) = 70dBc + (-5dBm)
= +65dBm
由于Maxim的MAX9982 900MHz有源滤波器提供的典型杂散响应2RF - 2LO为65dBc,因此,其IIP2的计算方法如下:
IIP2 = 2 x IMR + PSPUR = IMR + PRF
= 2 x 65dBc + (-70dBm) = 65dBc + (-5dBm)
= +60dBm
图5. 计算混频器输入信号的第二截点,IIP2
图5. 计算混频器输入信号的第二截点,IIP2

RF通道的镜频抑制紧靠在混频器的前端,用于衰减所有的放大器谐波,而LO通路的噪声滤波器则用于衰减LO注入引起的谐波。电平较高的输入信号会在设备的输入或输出端引起失真或交调,其数值可以通过计算截点得到。 当混频器LO功率为固定值时,其截点或失真成份的阶数仅取决于RF倍频,而与LO的倍频无关,只需考虑RF信号的变化。这里说的阶数代表失真随输入电平上升而增加的速度。

在接收器增益要求不高时,Maxim的15位ADC MAX1418具有极佳的噪声性能,因而可以用最小的AGC承受较大的阻塞电平或干扰电平。MAX1211 ADC系列产品适合于一次变频接收结构,其第一IF输入频率可达400MHz。另外,Maxim的MAX9993和MAX9982混频器可提供需要的线性度,同时噪声系数低,功率增益较高,因而可在接收机设计过程中省去无源滤波器。MAX2027和MAX2055 DVGA在整个增益可调范围内的OIP3典型值约为+40dBm。由这些元件组成的接收器能够将低成本解决方案的性能提高一个等级。

1. 被测电路或系统的输出截止点是输入截止点与增益(以dB为电位)之和。

参考文献

  1. 参考以下应用笔记,可以从Maxim网站下载: www.maxim-ic.com.cn
    • AN 728 'Defining and Testing Dynamic Parameters in High-Speed ADCs, Part 1'
    • AN 729 'Dynamic Testing of High-Speed ADCs, Part 2'
    • AN 1197 'How Quantization and Thermal Noise Determine an ADC's Effective Noise Figure'
    • AN1929 'Understanding ADC Noise for Small and Large Signal Inputs for Receiver Applications'
    • AN 1838 '混频器2x2杂散响应与IP2的关系'
    • AN 2021 'Specifications and Measurement of Local Oscillator Noise in Integrated Circuit Base Station Mixers'
    • AN 2371 '集成RF混频器与无源混频器方案的性能比较'
  2. 'Digital Techniques for Wideband Receivers' by James Tsui, Artech House Publishers, 1995.
  3. 'RF Design Guide, Systems, Circuits, and Equations' by Peter Vizmuller, Artech House Publishers, 1995
  4. 'CDMA Systems Engineering Handbook' by Jhong Sam Lee & Leonard E. Miller, Artech House Publishers, 1998.

技术专区

关注电子发烧友微信

有趣有料的资讯及技术干货

下载发烧友APP

打造属于您的人脉电子圈

关注发烧友课堂

锁定最新课程活动及技术直播
收藏 人收藏
分享:

评论

相关推荐

研究对ADC总精度产生影响因素有哪些?

我们确定了模数转换器 (ADC) 的分辨率和精度间的差异。现在我们深入研究一下对ADC总精度产生影响...

发表于 2018-04-16 09:16 89次阅读
研究对ADC总精度产生影响因素有哪些?

促射频器件整合啦 Peregrine推PE427...

在进入主题之前,请让我们先认识几款Peregrine半导体公司的新产品:高线性度射频开关PE4272...

发表于 2018-04-13 12:10 13次阅读
促射频器件整合啦 Peregrine推PE427...

为什么使用一个逐次逼近寄存器ADC?

很多典型控制系统应用的目标是根据输入控制变量的状态来影响控制操作。其中的一些变量包括位置、速度、角度...

发表于 2018-04-13 09:21 2663次阅读
为什么使用一个逐次逼近寄存器ADC?

那些不可错过的ADC噪声系数详解

噪声系数(NF)是RF系统设计师常用的一个参数,它用于表征RF放大器、混频器等器件的噪声,并且被广泛...

发表于 2018-04-11 13:14 51次阅读
那些不可错过的ADC噪声系数详解

A/D、D/A转换器的基本原理、分类、性能指标、...

分辨率与输入数字量的位数有确定的关系,可以表示成FS / 2^n 。FS表示满量程输入值,n为二进制...

发表于 2018-04-10 17:13 60次阅读
A/D、D/A转换器的基本原理、分类、性能指标、...

系统中的ADC利用噪声频谱密度评估软件定义

比较在不同速度下工作的系统,或者查看软件定义系统如何处理不同带宽的信号时,噪声频谱密度(NSD)可以...

发表于 2018-04-04 08:45 1297次阅读
系统中的ADC利用噪声频谱密度评估软件定义

ADC噪声系数的认识及其分析

噪声系数(NF)是RF系统设计师常用的一个参数,它用于表征RF放大器、混频器等器件的噪声,并且被广泛...

发表于 2018-03-29 03:27 160次阅读
ADC噪声系数的认识及其分析

利用到电容充放电原理实现一条IO实现两个按键

.MCU_IO1设定为输入,如果J1、J2均不按下,此时MCU_IO1可以理解成一个阻值很大的电阻接...

发表于 2018-03-26 08:39 270次阅读
利用到电容充放电原理实现一条IO实现两个按键

动态功耗调节介绍 聚焦ADC驱动器放大器

DPS就是一个在需要时启用电子元件、在不需要时禁用电子元件的动态过程。图1所示为一个典型的基于SAR...

发表于 2018-03-23 15:11 198次阅读
动态功耗调节介绍 聚焦ADC驱动器放大器

如何为您的传感应用选择正确的集成ADC?

谷歌搜索术语模数转换器选择产生了数以千计的点击量,证明这项任务继续挑战我们参与设计难以捉摸的完美传感...

发表于 2018-03-23 09:15 1457次阅读
如何为您的传感应用选择正确的集成ADC?

电压基准滤波器将32位ADC SNR提高6dB:...

发表于 2018-03-22 16:51 422次阅读
电压基准滤波器将32位ADC SNR提高6dB:...

开关稳压器和ADC之间一些低噪设计

系统设计人员正面临越来越多的挑战,他们需要在不降低系统组件(例如:高速 数据转换器)性能的情况下让其...

发表于 2018-03-21 08:18 849次阅读
开关稳压器和ADC之间一些低噪设计

5G射频器件技术引发的博通对高通的收购冲动

为什么还在谈博通对高通的收购案?因为收购对芯片行业尤其对射频芯片行业影响巨大;博通并购高通的动机是什...

发表于 2018-03-20 15:17 710次阅读
5G射频器件技术引发的博通对高通的收购冲动

简化模拟抗混叠滤波器及其他功能电路的设计

ADI 混合信号的高级设计工程师——Andrew Thomas对此谈到一款新型LTC2358 8通道...

发表于 2018-03-19 14:45 470次阅读
简化模拟抗混叠滤波器及其他功能电路的设计

逐次逼近型ADC的原理

逐次逼近式AD转换器与计数式A/D转换类似,只是数字量由“逐次逼近寄存器SAR”产生。SAR使用“对...

发表于 2018-03-19 13:51 459次阅读
逐次逼近型ADC的原理

问一个弱弱的问题,关于STM32F系列ADC的问题?

发表于 2018-03-15 11:23 173次阅读
问一个弱弱的问题,关于STM32F系列ADC的问题?

STM32F407双路ADC规则组,1M采样率同时采集的问题?

发表于 2018-03-14 18:30 320次阅读
STM32F407双路ADC规则组,1M采样率同时采集的问题?

超低功耗ADC不可或缺 DAC匹配精准设计的挑战

当今的无线电子系统在数字域中存储和处理信息。这些系统为与现实世界信号交互,就需要在模拟和数字信号间进...

发表于 2018-03-13 16:26 159次阅读
超低功耗ADC不可或缺 DAC匹配精准设计的挑战

时钟抖动的4大根本原因及3种查看途径

时钟接口阈值区间附近的抖动会破坏ADC的时序。例如,抖动会导致确定性抖动由干扰引起,会通过某些方式使...

发表于 2018-03-12 13:39 777次阅读
时钟抖动的4大根本原因及3种查看途径

灵活性和高集成度于一身,教你ADC驱动器配置

如何使用集灵活性和高集成度于一身的全能ADC—— μModule数据采集系统ADAQ798x系列呢?...

发表于 2018-03-11 07:39 1555次阅读
灵活性和高集成度于一身,教你ADC驱动器配置

信号与积分的顺序颠倒了,ADC动态范围爆棚了

RDSADC周期开始于S1通过R4/(R3 + R4)分压器将Vref连接至积分器A2的“+”输入(...

发表于 2018-03-09 17:16 684次阅读
信号与积分的顺序颠倒了,ADC动态范围爆棚了

降低ADC信噪比损失的设计技巧

如果信号源具有低频分量,可以设计滤波器,使放大器能够容许较大的输入噪声(较高的输入噪声通常与较低的功...

发表于 2018-03-09 14:16 588次阅读
降低ADC信噪比损失的设计技巧

温度测量系统中高精度ADC设计

作者:上海润欣科技股份有限公司创研社 前言 温度测量的传感器有很多种,包括有热电偶、PRTD(pla...

发表于 2018-03-09 10:08 1503次阅读
温度测量系统中高精度ADC设计

了解ADC输入电压和物理参数之间的关系

许多初步了解 模数转换器 (ADC)的人想知道如何将ADC代码转换为电压。或者,他们的问题是针对特定...

发表于 2018-03-08 08:49 2037次阅读
了解ADC输入电压和物理参数之间的关系

信号链中运用采样保持放大器(THA)帮助超出AD...

在信号链中运用采样保持放大器(THA),可以从根本上扩展带宽,使其远远超出 ADC 采样带宽,满足苛...

发表于 2018-03-01 04:44 1638次阅读
信号链中运用采样保持放大器(THA)帮助超出AD...

DSP28335在在初始化PWM和ADC时程序会卡在ADC初始化程序中

发表于 2018-02-26 16:11 423次阅读
DSP28335在在初始化PWM和ADC时程序会卡在ADC初始化程序中

过压条件下保护ADC输入的解决方案

在设计ADC电路时,一个常见的问题是如何在过压条件下保护ADC输入。ADC输入的保护具有许多情况和潜...

发表于 2018-02-21 12:35 235次阅读
过压条件下保护ADC输入的解决方案

RF采样ADC为系统设计提供的独特优势详解

数据转换器现已蜕变为高度集成的单芯片IC。从第一款商用数据转换器诞生以来,对更快数据速率的无止境需求...

发表于 2018-02-12 05:15 247次阅读
RF采样ADC为系统设计提供的独特优势详解

GSPS ADC选择合适的时钟最佳解决方案解析

随着使用多模数转换器(ADC)的高速信号采集应用的复杂性提高,每个转换器互补时钟解决方案将决定动态范...

发表于 2018-02-11 05:44 116次阅读
GSPS ADC选择合适的时钟最佳解决方案解析

LPC1788FBD144芯片如何配置ADC功能来同时采集两个信号?

发表于 2018-02-07 16:31 334次阅读
LPC1788FBD144芯片如何配置ADC功能来同时采集两个信号?

ADC LTC2185 + 差分放大器 ADA...

用“相得益彰”来形容 ADC LTC2185+差分放大器 ADA4927 再合适不过了,因为——LT...

发表于 2018-02-07 14:08 1470次阅读
 ADC LTC2185 + 差分放大器 ADA...

重庆市推动高质量发展 ADC芯片设计全国领先

重庆市五届人大一次会议举行首场记者会,以“推动高质量发展”为主题,邀请市经信委、市科委、两江新区管委...

发表于 2018-01-29 14:04 192次阅读
重庆市推动高质量发展 ADC芯片设计全国领先

六个术语(DAC、ADC、DSP、codec、运...

自vivo在vivo X1引入独立DAC之后,Hi-Fi手机开始崛起,之后连续几款vivo手机都用上...

发表于 2018-01-19 09:27 879次阅读
六个术语(DAC、ADC、DSP、codec、运...

基于STM32F4的阵列传感器数据采集的问题

发表于 2018-01-17 23:33 472次阅读
基于STM32F4的阵列传感器数据采集的问题

一文详解“时间交错技术”

时间交错技术可使用多个相同的 ADC(文中虽然仅讨论了 ADC,但所有原理同样适用于 DAC 的时间...

发表于 2018-01-17 14:59 859次阅读
一文详解“时间交错技术”

STM32F4 定时器触发 三ADC 规则+注入

发表于 2018-01-15 14:44 547次阅读
STM32F4 定时器触发 三ADC 规则+注入

教您如何做零漂移仪表放大器的传感器电路优化方案

传感器测量通常是将感兴趣的物理现象转换为电子电路参数,如电阻和电容,然后再用桥电路进行读取。桥电路再...

发表于 2018-01-15 10:02 2038次阅读
教您如何做零漂移仪表放大器的传感器电路优化方案

STC15的ADC结果控制PWM输出

发表于 2018-01-15 09:54 592次阅读
STC15的ADC结果控制PWM输出

LCD电路及高速ADC+FPGA+ DSP的设计...

随着人们生活水平的提高,公路上的私家车辆也增多了,但随之带来的问题就是交通事故发生率居高不下,严重危...

发表于 2018-01-12 16:28 399次阅读
LCD电路及高速ADC+FPGA+ DSP的设计...

STM32F407 用TIM8_CC1上升沿触发ADC采样怎么让LED灯同步呢

发表于 2018-01-09 14:17 526次阅读
STM32F407 用TIM8_CC1上升沿触发ADC采样怎么让LED灯同步呢

详解示波器的原理作用和未来可能的技术变革

示波器是一种用途十分广泛的电子测量仪器。它能把肉眼看不见的电信号变换成看得见的图像,便于人们研究各种...

发表于 2017-12-30 07:37 5271次阅读
详解示波器的原理作用和未来可能的技术变革

基于STM32的多路电压采集的设计与实现

本文主要介绍了一种基于STM32的多路电压采集的设计与实现,主要包括STM32模块,LCD模块,SD...

发表于 2017-12-28 14:19 1443次阅读
基于STM32的多路电压采集的设计与实现

快速掌握缩放模拟输入信号的三种解决方案

随着电子设备变得更加具有自我意识,针对电压缩放的需求也在增加。我不是在谈论人工智能,如“2001:太...

发表于 2017-12-25 07:33 2569次阅读
快速掌握缩放模拟输入信号的三种解决方案

MCU即结构与组成以及破解MCU方法及预防措施

MCU器件,除数字I/O端口外,还有ADC模拟量输入、输出端口,输入信号经内部A/D转换电路,变换为...

发表于 2017-12-22 14:21 1327次阅读
MCU即结构与组成以及破解MCU方法及预防措施

非常实用的汽车电源监视方案

随着越来越多的机械系统被电子系统取代,功耗以及怎样监视功耗变得越来越重要了。准确监视电动型汽车的功耗...

发表于 2017-12-21 09:28 1938次阅读
非常实用的汽车电源监视方案

低噪声精准运放驱动高分辨率寄存器 ADC电路设计

LT6018 是一款具超低失真 (在 1kHz 为 115dB) 的超低噪声 (在 1kHz 为 1...

发表于 2017-12-19 09:02 2322次阅读
低噪声精准运放驱动高分辨率寄存器 ADC电路设计

ADC时钟输入考虑的因素详讲

当ADC时钟输入时,都需要考虑哪些因素呢?如何做才能使ADC充分发挥芯片的性能呢?让ADI公司数字视...

发表于 2017-12-19 04:10 88次阅读
ADC时钟输入考虑的因素详讲

请问谁能告诉我ADC的采样频率是怎么算的

发表于 2017-12-18 20:37 948次阅读
请问谁能告诉我ADC的采样频率是怎么算的

华虹半导体推出12位SAR ADC IP助力超低...

香港, 2017年12月15日 - (亚太商讯) - 全球领先的200mm纯晶圆代工厂——华虹半导体...

发表于 2017-12-18 09:43 3379次阅读
华虹半导体推出12位SAR ADC IP助力超低...

前端设计的电路要求和权衡因素详解

为SAR ADC选择合适的放大器和RC滤波器可能很困难,特别是当应用不同于ADC数据手册的常规用途时...

发表于 2017-12-11 18:14 1690次阅读
前端设计的电路要求和权衡因素详解

差分信号共模电压ADC输入电路设计

随着ADC的供电电压的不断降低,输入信号摆幅的不断降低,输入信号的共模电压的精确控制显得越来越重要。...

发表于 2017-12-10 12:09 220次阅读
差分信号共模电压ADC输入电路设计

LTC2380-24 ADC采样精确度分析报告

在ADC参考输入端施加的电压是一个特别关键的因素。 通常为了节省金钱或电路板空间,在一个具有多个精密...

发表于 2017-12-07 17:18 295次阅读
LTC2380-24 ADC采样精确度分析报告

三种TDC电路的原理和实现方法

本文讨论了高精度时间测量电路TDC的原理和实现技术,在实际电路设计中上述各种方法常常是结合使用的,目...

发表于 2017-12-07 09:24 981次阅读
三种TDC电路的原理和实现方法

关于使用单片机片内ADC采集信号失真的问题

发表于 2017-12-06 18:46 393次阅读
关于使用单片机片内ADC采集信号失真的问题

应用于低速应用所需的 DAC的详细分析

当选择数模转换器 (DAC) 时,设计师可以从种类繁多的 IC 中选择。DAC 可以针对具体的应用划...

发表于 2017-12-06 06:38 279次阅读
应用于低速应用所需的 DAC的详细分析

模数转换器ADC分类及参数

 现在的软件、无线电、数字图像采集都需要有高速的A/D采样保证有效性和精度,一般的测控系统也希望在精...

发表于 2017-12-05 10:54 995次阅读
模数转换器ADC分类及参数

STM32的ADC采样频率及相应时间的确定

STM32 ADC 是一个12 位精度、 一种逐次逼近型模拟数字转换器。它有多达18个通道,可测量1...

发表于 2017-12-05 10:21 1256次阅读
STM32的ADC采样频率及相应时间的确定

STM32的ADC的采样周期确定

首先确定ADC 的时钟,这里需要看你的RCC的设置。在采用固件库的基础上,设定ADC的采样频率相对来...

发表于 2017-12-05 09:56 350次阅读
STM32的ADC的采样周期确定

基于 SAR ADC 工业控制系统的系统的详细分...

当今工业控制系统的设计目标在要求系统更快、更准确和更小的同时,还希望实现更低的功耗及更高的可靠性。此...

发表于 2017-12-04 06:31 266次阅读
基于 SAR ADC 工业控制系统的系统的详细分...

数字电源控制系统详细分析与应用

在数字电源的所有讨论中,必须区分两个关键的概念:功率控制和功率管理。Ericsson公司采用电源控制...

发表于 2017-12-04 04:51 236次阅读
 数字电源控制系统详细分析与应用

确保在信号最大时利用该 ADC 的整个满标度范围

凌力尔 特具 有 101dBSNR 的18位SA RADC 新 系列一定令你振奋吧,谁会不振奋呢?不...

发表于 2017-12-03 19:55 350次阅读
确保在信号最大时利用该 ADC 的整个满标度范围

SAR型ADC原理简析

逐次逼近寄存器型(SAR)模拟数字转换器(ADC)是采样速率低于5Msps (每秒百万次采样)的中等...

发表于 2017-12-03 12:16 597次阅读
SAR型ADC原理简析

基于ADC输出转换采样来生成 FFT图的详细分析

您可以通过周期性地收集大量的ADC输出转换采样来生成 FFT图。一般而言,ADC厂商们将一种单音、满...

发表于 2017-12-02 08:11 200次阅读
基于ADC输出转换采样来生成 FFT图的详细分析

基于ARM9和μC/OSII高速实时多任务数据采...

随着IT技术、电子技术、通信技术、以及自动控制技术的飞速发展,对工业现场数据的高速实时采集就成为电子...

发表于 2017-11-30 16:29 198次阅读
基于ARM9和μC/OSII高速实时多任务数据采...

基于51单片机系统的故障重现实验设计

电磁脉冲辐照效应实验方法 电磁脉冲对电予系统的辐照效应实验方法,简单地说就是将被测电子系统置于电磁脉...

发表于 2017-11-30 08:28 190次阅读
基于51单片机系统的故障重现实验设计

如何在STM32中得到最佳的ADC精度

STM32家族中的所有芯片都内置了逐次逼近寄存器型ADC模块.内部大致框架如下: 每次ADC转换先进...

发表于 2017-11-29 16:26 1113次阅读
如何在STM32中得到最佳的ADC精度

STM32L0X1超低功耗系列芯片引脚及特性分析

经常有人问起STM32有无小脚位封装的芯片,有啊! STM32F0系列就有20脚封装的,部分还支持U...

发表于 2017-11-29 16:10 635次阅读
STM32L0X1超低功耗系列芯片引脚及特性分析

基于STC15w408AS的电子时钟的设计

在前段时间小代在头条上发过一篇叫《如何用单片机设计一款电子产品》,里面提到我们以一个DIY电子时钟为...

发表于 2017-11-29 15:25 2241次阅读
基于STC15w408AS的电子时钟的设计

AD模数转换的方法流程及实际应用简介

在工业控制和智能化仪表中,通常由微型计算机进行实时控制及实时数据处理。计算机所加工的信息总是数字量,...

发表于 2017-11-27 08:52 2758次阅读
AD模数转换的方法流程及实际应用简介

射频电路集成度应对多模手机设计挑战

为满足下一代蜂窝电话设计对更多特性、多模式及工作频率的需求,工程师们必须寻找提高射频前端集成度的途径...

发表于 2017-11-25 15:03 147次阅读
射频电路集成度应对多模手机设计挑战

什么是并行比较型ADC

ADC,Analog-to-Digital Converter的缩写,指模/数转换器或者模数转换器。...

发表于 2017-11-25 09:58 305次阅读
什么是并行比较型ADC

基于FPGA的心电监护仪的片上系统的设计

Fution模数混合信号芯片的诞生给小型化、便携式片上系统的设计带来了可能,本文通过对FPGA各种资...

发表于 2017-11-23 15:24 161次阅读
基于FPGA的心电监护仪的片上系统的设计

基于FPGA的模数转换器的设计

数字系统已经越来越广泛地应用到现实世界的各个领域中,绝大多数数字系统无法直接处理现实世界中的信号,必...

发表于 2017-11-23 09:26 214次阅读
基于FPGA的模数转换器的设计

RF采样ADC的优势

数据转换器充当现实模拟世界与数字世界之间的桥梁已有数十年的历史。从占用多个机架空间并消耗大量电能(例...

发表于 2017-11-22 15:57 299次阅读
RF采样ADC的优势

基于声纳探测技术的水下三维场景实时成像系统

针对目前水下三维声纳实时成像系统前端信号通道多、波束形成计算量大的问题,提出一种基于现场可编程门阵列...

发表于 2017-11-18 10:22 293次阅读
基于声纳探测技术的水下三维场景实时成像系统

使用JESD204B同步多个ADC

许多通信、仪器仪表和信号采集系统需要通过多个模数转换器(ADC)对多个模拟输入信号进行同时采样。随后...

发表于 2017-11-18 03:03 174次阅读
使用JESD204B同步多个ADC

关于JESD204B转换器与FPGA匹配的设计关...

随着更多的模数转换器(ADC)和数模转换器(DAC)支持最新的JESD204B串行接口标准,出现了F...

发表于 2017-11-18 01:48 125次阅读
关于JESD204B转换器与FPGA匹配的设计关...

扩大软件定义无线电sdr的动态范围的电路元件、计...

软件定义无线电(SDR)是指信号链的一部分是软件的任何无线电。具体来说,它会具有以下部分或全部特性:...

发表于 2017-11-17 20:47 133次阅读
扩大软件定义无线电sdr的动态范围的电路元件、计...

基于AD9625新型GSPS ADC的雷达系统数...

现代高级雷达系统受到多方面的挑战,人们提出了额外的一些运行要求,包括需要支持多功能处理和动态模式调整...

发表于 2017-11-17 20:10 110次阅读
基于AD9625新型GSPS ADC的雷达系统数...

ADC中的数字下变频的分析和其高性能优势

高速ADC 现已具备足够的处理能力将DDC 功能带入信号链。如果系统不需要使用宽频带奈奎斯特率ADC...

发表于 2017-11-17 15:50 194次阅读
ADC中的数字下变频的分析和其高性能优势

ADC同步化的优化方式

在使用每秒千兆次采样(GSPS)模拟数字转换器(ADC)时,促使相同系统中多重转换器同步化的需求与之...

发表于 2017-11-17 13:18 169次阅读
ADC同步化的优化方式

基于LVDS的超高速ADC数据接收设计

超高速ADC通常采用LVDS电平传输数据,高采样率使输出数据速率很高,达到百兆至吉赫兹量级,如何正确...

发表于 2017-11-17 10:40 273次阅读
基于LVDS的超高速ADC数据接收设计

如何解决满足SOC的最佳方法?

为了满足系统芯片(SoC)中通讯收发器中宽带信号处理的要求,选择模拟前端(AFE) IP及其组件(模...

发表于 2017-11-17 06:19 169次阅读
如何解决满足SOC的最佳方法?

ADC和DAC常用术语汇总

本文汇总和定义模/数转换器(ADC)和数/模转换器(DAC)领域常用的技术术语。 采集时间 采集时间...

发表于 2017-11-17 05:55 437次阅读
ADC和DAC常用术语汇总

模数转换器高测量精度以及误差分析

在任何设计中,理解这些类型应用的总系统精度始终都是非常重要的,尤其是那些需要对波形中极小的灵敏度和变...

发表于 2017-11-17 05:02 401次阅读
模数转换器高测量精度以及误差分析

ADC和DAC作为闭环控制系统核心的关键作用和性...

电子闭环控制系统通常包括三种元素:控制器、反馈信号输入(ADC)和输出执行器(DAC)。ADC检测并...

发表于 2017-11-17 02:12 276次阅读
ADC和DAC作为闭环控制系统核心的关键作用和性...

基于FPGA的LVDS结合ADC架构实现数百模拟...

现如今,赛灵思 FPGA 上采用低电压差分信令 (LVDS) 输入,仅需一个电阻器和一个电容器就能...

发表于 2017-11-17 01:34 208次阅读
基于FPGA的LVDS结合ADC架构实现数百模拟...

通过ADC来详细了解JESD204B规范的各层

随着高速ADC跨入GSPS范围,与FPGA(定制ASIC)进行数据传输的首选接口协议是JESD20...

发表于 2017-11-16 18:48 166次阅读
通过ADC来详细了解JESD204B规范的各层

逐次逼近寄存器型模数转换器输入的注意事项

输入信号可能会影响您如何为应用选择最佳逐次逼近寄存器(SAR)型模数转换器(ADC)? 当我们听到“...

发表于 2017-11-16 15:58 144次阅读
逐次逼近寄存器型模数转换器输入的注意事项

模拟工程师必知:带你全方位学习模数转换器(ADC...

ADC: Analog-to-Digital Converter的缩写,意思是模/数转换器。实现把模...

发表于 2017-11-16 15:46 1383次阅读
模拟工程师必知:带你全方位学习模数转换器(ADC...

基于SAR型ADC的数据采集系统设计

在今天的数据采集系统(DAQ)中,我们需要更高的速度、更低的噪声和更优的总谐波失真 (THD)性能。...

发表于 2017-11-15 20:31 163次阅读
基于SAR型ADC的数据采集系统设计

ADC转换误差率的测试分析

犯错乃人之常情。但对于系统的模数转换器(ADC),我们能够提出什么样的要求呢?我们将回顾转换误差率(...

发表于 2017-11-15 17:24 233次阅读
ADC转换误差率的测试分析

基于JESD204B设计的数据传输接口

针对传统ADC/DAC应用中采样数据并行传输存在线间串扰大、同步难等问题,设计了一种基于高速串行协议...

发表于 2017-11-15 17:06 333次阅读
基于JESD204B设计的数据传输接口

STM32_ADC采样时间_采样周期_采样频率计...

ADC转换就是输入模拟的信号量,单片机转换成数字量。读取数字量必须等转换完成后,完成一个通道的读取叫...

发表于 2017-11-14 14:52 469次阅读
STM32_ADC采样时间_采样周期_采样频率计...

dds系统的那些原理和知识

DDS架构基本原理随着数字技术在仪器仪表和通信系统中的广泛使用,可从参考频率源产生多个频率的数字控制...

发表于 2017-11-14 10:00 1610次阅读
dds系统的那些原理和知识

cc2530 adc测外部电压

CC2530 是用于2.4-GHz IEEE 802.15.4、ZigBee 和RF4CE 应用的一...

发表于 2017-11-07 18:53 250次阅读
cc2530 adc测外部电压

ADC芯片参数测试技术解析

本文结合ADC的静态和动态测试原理,给出了基于测试系统的ADC静态参数和动态参数测试的一般过程,并对...

发表于 2017-11-06 13:06 560次阅读
ADC芯片参数测试技术解析

CS1237引脚图及功能

CS1237是一款高精度、低功耗模数转换芯片,一路差分输入通道,内置温度传感器和高精度振荡器。

发表于 2017-11-06 10:46 803次阅读
CS1237引脚图及功能

结合数字方法对ADC信噪的测试

传统的动态测试方法是用高精度DAC来重建ADC输出信号,然后用模拟方法分析(如图1所示)。但这样的测...

发表于 2017-10-31 08:32 234次阅读
结合数字方法对ADC信噪的测试

深度解析SOC 中ADC 测试技术

ADC 界于模拟电路和数字电路之间,且通常被划 归为模拟电路,为减小数字电路的干扰,在芯片内部都将模...

发表于 2017-10-30 17:40 649次阅读
深度解析SOC 中ADC 测试技术