电子发烧友网技术文库为您提供最新技术文章，最实用的电子技术文章，是您了解电子技术动态的最佳平台。

• Xilinx基于ARM的Zynq-7000和Zynq UltraScale+ MPSoC及RFSoC器件是否存在安全漏洞

  本文试图搞清楚在 Xilinx 基于 ARM 的 Zynq-7000、Zynq UltraScale+ MPSoC 和 Zynq UltraScale+ RFSoC 器件中是否存在任何漏洞。...

  2538次阅读 · 0评论 armsocxilinx

• 数字信号处理架构下FPGA，ARM，DSP的对比

  信号处理系统一般不单单是模拟信号或者数字信号，一般两者都会有。信号的处理关注的是信号以及信号所包含的信息的表示、变换及运算。...

  4541次阅读 · 0评论 dspfpgaarm数字信号处理
  

• 通过Xilinx FFT IP核的使用实现OFDM

  由于OFDM接收机中大多是数据串并转换后的连续低速并行数据流输入FFT，故这里采用流水线结构。之后根据OFDM子载波数选择变换长度。该IP核仅支持50MHZ采样率数据的流水线处理，如果数高速通信场合，可以再次将数据串并转换用多个FFT IP核并行运算，也就是FPGA设计中常用的“面积换速度”。...

  1792次阅读 · 0评论 fpgaofdmxilinx
  

• FPGA工程开发中仿真的重要性

  很多初学者入门FPGA的时候所学习的编程例子都是很简单的，比如流水灯、数码管点亮之类的。这种入门级别的例子有个特点，代码量少，逻辑简单，分析容易。而且大家刚开始都是照着书本抄一遍的，基本上都是没有什么问题的。一上板子就发现效果出来了。...

  3092次阅读 · 0评论 fpga仿真

• AXI STREAM FIFO如何设置双时钟

  IP核的全称是： AXI4-STREAM FIFO 设置注意事项：一定要选择异步时钟，也就是双时钟，如下： 关于其他配置： TLAST 一般要选择的，作为边界界定。其他可以不选。深度不必太深，因为只起到穿越时钟区域的作用。...

  4991次阅读 · 0评论 异步时钟
  

• Xilinx IP核配置,一步一步验证Xilinx Serdes GTX最高8.0Gbps

  之前用serdes一直都是跑的比较低速的应用，3.125Gbps，按照官方文档一步一步来都没出过什么问题，这次想验证一下K7系列GTX最高线速8Gbps，看看xilinx的FPGA是不是如官方文档所说。...

  10260次阅读 · 0评论 fpgaxilinxIP核

• Xilinx FPGA中SRL原理

  基于SRL16的分布式RAM不再支持V5、S6和V6等器件，但是SRL16是所有XIlinx器件都支持的，并且在设计中应用非常频繁，因此可通过调用原语的方法来调用SRL16E甚至SRL32E来实现原来ISE分布式RAM IP核的设计。...

  7089次阅读 · 0评论 fpgaxilinxsrl

• 双口RAM概述及Vivado RAM IP核应用

  双口RAM概述 双口RAM（dual port RAM）在异构系统中应用广泛，通过双口RAM，不同硬件架构的芯片可以实现数据的交互，从而实现通信。...

  12119次阅读 · 0评论 双口ramvivado

• FPGA基础知识之IIC协议读写解析

  很多数字传感器、数字控制的芯片（DDS、串行ADC、串行DAC）都是通过IIC总线来和控制器通信的。不过IIC协议仍然是一种慢速的通信方式，标准IIC速率为100kbit/s，快速模式速率为400kbit/s。本文致力于讲述如何用计数器控制和分频时钟控制两种方式完成IIC的读写操作。 IIC协议  ...

  7844次阅读 · 0评论 fpgaiic协议
  

• 浅谈UART通信协议 UART接收数据时序设计

  UART通信的一帧一般由11到12位数据组成。1bit的起始位，检测为低电平表示数据开始传输；紧接着8bits的数据；然后是1bit的奇偶校验位，可以是奇校验或者偶校验；最后是1bit或2bits的停止位，必须为高电平，表示一个字符数据的传输结束。...

  8167次阅读 · 0评论 fpgauart
  

• 一种可选的PLC编程方法，支持机械工程的模块化

  博世力士乐在他的伺服驱动器IndraDrive上扩展了轨迹运动控制功能模块 “SMC for IndraDrive”。这意味着，现在博世力士乐的多轴系统在编程与调试环节所需要的时间大大减少了。作为一种可选的PLC编程方法，力士乐解决方案SMC使得轴耦合，轴同步和顺序化运动序列的实现速度更快。这套控制...

  2017次阅读 · 0评论 plc可编程逻辑模块化

• PLC很难学 PLC怎么学容易

  除了要有编程环境外，就需要有工程范例。其实工程范例很容易获得，我们可以找任意一本描述电动机控制的书籍，把其中所有的各种控制电动机的方式，当然是用继电器和接触器构成的，我们把这些机电控制方式全部编写成PLC控制方式。几个范例编完，基本上就明白了。...

  22900次阅读 · 0评论 plciec61131
  

• FPGA与CPLD特性对比 哪类器件更适合你

  PLD和FPGA都是由逻辑阵列模块构成的，但是CPLD LAB基于乘积和宏单元，而FPGA LAB使用基于LUT的逻辑单元。CPLD LAB围绕中心全局互连排列，随着器件中逻辑数量的增加，呈指数增长。...

  3013次阅读 · 0评论 fpgacpld
  

• 可编程逻辑器件CPLD的变化：从PAL到PLD

  除了LAB，CPLD中的其他结构与PAL和PLD相似，但配置更高级。LAB之间的互连被称为可编程互连阵列，即PI或者PIA。PI与PAL和PLD中的可编程阵列相似，使用了相同的编程技术。而PI提供了LAB之间以及LAB和I/O引脚之间数据传送需要的所有走线。...

  4293次阅读 · 0评论 cpldpalpld可编程逻辑
  

• CPLD的优势 FPGA的产生

  FPGA LAB和CPLD的LAB设计不同。CPLD LAB由宏单元构成，包括自己的本地可编程阵列，而FPGA LAB由大量的逻辑模块构成，这些模块被称为逻辑单元，即LE，而且本地互连和逻辑分开。LE看起来可能和CPLD宏单元相似，但更容易配置，有更丰富的特性来提高性能，减少逻辑资源的浪费。...

  2012次阅读 · 0评论 fpgacpld
  

• 5大步骤完成FPGA的设计 可编程逻辑器件PAL介绍

  将逻辑门和输出寄存器固定为通用逻辑后，选择使用逻辑输入及其互补逻辑，就可以建立任何逻辑功能。PAL主要由图1.5中的三部分构成，多次复制这三部分就可以形成复杂PAL器件。这里显示的可编程阵列是所选择的输入，将其连接到需要的与门。在输入和进入与门的线之间进行连接，可实现线与操作。与门输出构成乘积项。乘...

  4801次阅读 · 0评论 fpgapal可编程逻辑
  

• 可编程逻辑实现数据中心互连

  数据中心正在经历显著增长，并通过使用 DCI 这样的技术使之间的互连变得越来越紧密。DCI 互连盒可提供互连功能与数据事务处理的安全保护功能，同时还可在 DCI 与数据中心功能与标准演进发展的同时支持路径升级。...

  847次阅读 · 0评论 数据中心可编程逻辑
  

• 展望未来，把在ASIC世界更严格的工艺整合到FPGA

  FPGA器件系列现在包括了从基本的可编程逻辑到复杂的SoC器件。在各种应用领域，汽车和其他应用领域的人工智能、企业网络、航空航天、国防和工业自动化等等，FPGA使芯片制造商能够在需要时随时更新系统。在新的市场中，这种灵活性至关重要，协议、标准和最佳案例仍在不断发展，ECOs需要保持竞争力。...

  483次阅读 · 0评论 fpgaasic可编程逻辑
  

• SDSoC就绪，它如何在实际的设计开发工作中支持你的“表演”

  由于SDSoC设计实施上的灵活性，它被作为视频处理的理想平台，通过它可以创建一个优化的视频处理系统，在处理性能、成本、功耗和开发时间等要素之间实现平衡。...

  678次阅读 · 0评论 fpga可编程逻辑sdsoc

• 可编程逻辑器件中逻辑怎么来实现

  一个二进制函数的输出，可以用其输人函数的最小项之和来实现。因此，任一函数的输出就可以用图1所 示的积或两级逻辑电路来实现。这种方法同样适用于多输出的情况，而每个输出是由其自己的积项和来形 成，如图2所示为多输出积或两级逻辑电路。...

  5893次阅读 · 0评论 逻辑电路可编程逻辑
  
首页上一页9495969798下一页末页