FPGA开发环境入门实验之组合逻辑设计的资料说明

资料大小: 2.04 MB

所需积分: 0

下载次数:

用户评论: 0条评论,查看

上传日期: 2020-10-16

上 传 者: 易水寒他上传的所有资料

资料介绍

标签:译码器(236)数码管(1313)fpga(11696)

一、实验目的

1.了解FPGA开发环境及基本操作。

2.熟悉基于FPGA的数字设计方法和步骤。

3.掌握电路的综合和实现。

4.掌握电路仿真与时序分析。

5.熟悉3/8线译码器工作原理

6.设计5人表决器。

二、实验内容和基本原理

1、3/8线译码器

(1)以3/8线译码器为例,以Basys2开发板中的三个拨位开关,SW2,SW1,SW0为三个输入信号,可以代表8种不同的状态,该译码器对这8种状态译码,并把所译码的结果在八个发光二级管(LD7~LD0)上显示。

(2)输入与输出之间逻辑关系

2、5人表决器

(1)以Basys2开发板中的5个拨位开关,SW4,SW3,SW2,SW1,SW0为7个输入信号,可以代表5个表决的人,当5个人中有3个以上同意时,则表决通过,将表决的结果在LD0上显示出来。

(2)当表决通过时,将通过票数在最右侧在数码管(SEG0)上显示出来。

用户评论

查看全部 条评论

发表评论请先 , 还没有账号?免费注册

发表评论

用户评论
技术交流、我要发言! 发表评论可获取积分! 请遵守相关规定。
上传电子资料