电子发烧友网 > 可编程逻辑 > FPGA外设/外围电路 > 正文

基于FPGA的Petri网的硬件实现

2019年01月01日 16:28 次阅读

Petri网是一种系统的、数学的和图形的描述和分析工具,它具有强大的描述并发、异步、分布、并行、不确定/随机性的信息处理系统的能力,目前已被广泛应用于计算机通讯系统、实时多媒体系统及离散事件系统的研究中。而Petri网的硬件实现将为并行控制器的设计提供一条有效的途径。因此,其硬件实现成为许多专家、学者研究的热点。

现场可编程门阵列FPGA是美国Minx公司于1984年首先开发的一种通用型用户可编程逻辑器件。它具有容量大、速度高、价格低的优点,同时,硬件描述语言VHDL具有的强大的行为描述能力及与硬件行为无关的特性,实现了硬件电路设计的软件化,这为Petri网的硬件实现提供了有力的工具。

本文探讨了Petri网基于VHDL语言的FPGA实现。

2、Petri网基本类型的实现

2.1基本Petri网的实现

2.1.1基本Petri网简介

定义1 六元组Z=(P,T,F,K,W,M0)称为一个网系统,其中N=(P,T,F)是一个有向网,满足:

1)P∪T≠φ

2)P∪T=φ

3)F∈PxT∪TxP,只能从P-》7或T-》P,不准P-》P或T-》T.

4)Dom(F)∪cod(F)=P∪T

K,W,M0依次是N上的容量函数,权函数和标识,M0称为∑的初始标识。基本Petri网就是K=1,W=1,这时库所内的标识数要么是0,要么是1,而且所有的弧权都是1。对于基本的Petri网,变迁的激发就是一个瞬时事件。

2.1.2基本Petri网的元件实现

图1(a)是一个简单的基本Petri网系统,库所P具有两个输入变迁和两个输出变迁,当库所P中没有托肯且库所PO或P1中有托肯时,变迁t0或11激发,则托肯从库所PO或P1移动到库所P;当P中有托肯且库所P2或P3中没有托肯时,变迁t2或0激发,则托肯从库所P移动到库所P2或P3。

基于FPGA的Petri网的硬件实现

实现库所P的模块如图1(b),元件几M有两个输入变迁inl,in2和两个输出变迁。outl,out2,当变迁使能时,其值为逻辑1,否则为逻辑0;reset为复位信号,用来置库所的初始状态。clk为全局时钟。P的值表示库所中是否含义托肯,若含有托肯,取值为逻辑1,否则为逻辑。。元件PM是在EDA软件Max+PlusII中采用VHDL语言描述,经过编译、仿真后形成模块。

用VHDL语言描述源程序如下:

entity p_mis

port(reset,clk:instdlogic;

inl,in2,outl,out2:instdlogic;

p:outstdlogic);

end p_m;

architecture beh ofp_m is()P

signal p0,np0:stdlogic;

begin

np0《-not p0;

process(clk,reset)

variablefstdlogic;

begin

f:=((inlorin2)and

ifclk‘eventandclk=’1

ifreset=‘1’then

p0《=‘1’;

elsiff=‘1’then

(a)。(b)

np0)or((outlorout2)andp0);

.then

PO《=npO;

endif;

endif;

endprocess;p《=p0;

end beh;

图2(a)是一个简单的基本Petri网系统,其激发规则是当库所PO和P1中有托肯,变迁T具有两个输入库所PO和P1,P3,而库所P2和P3中没有托肯,且事件x两个输出库所P2和发生时,变迁激发。图2(b)是建立的变迁元件T_M,inl,in2,outl,out2分别表示输入库所和输出库所中含有托肯的状态,若含有托肯,则取值为逻辑1,否则为逻辑0,x是外部事件。T表示变迁的激发状态,若可激发则取值为逻辑1。

基于FPGA的Petri网的硬件实现

用VHDL语言描述源程序如下:

enTItyt_mis

port(inl,in2,outl,out2,x:in std_logic;

t:out stdlogic);,

end t_m;

architecture beh of t_m is

signal t0:stdlogic;

begin

t《-x and in land in2 and (notoutl) and (notout2)end beh;

库所元件P_M和变迁元件T_M均存放在Max+Plusll中建立的元件库中,可以调用使用的。

2.2时EEPetriR的实IT

2.2.1时延Petri网的定义

定义2变迁时化Petri网(TImed petri net)TN={P,T,F,I‘],其中I’:T-》0∪R+,规定TPetri网中的每一个变迁的持续时间。{T,P,F}的定义与PN一致。

在变迁时化Petri网中,每个变迁均有一为零或任一正实数的持续时间。而库所中没有持续时间,只要和它相连的变迁发生,库所就可失去或获得托肯。当变迁的输入库所中含有托肯时,变迁是可激发的,但要真正激发需要经过一段持续时间。

2.2.2变迁时化Petri网元件的实现

变迁时化Petri网中库所元件与基本Petri网一致。

变迁时化Petri网中变迁元件的实现是在基本Petri网中变迁元件的基础上设计了一个计时器TIME,如图3(b),clk为计时频率,决定了计时的精度;en为其使能端,当变迁可激发时,en为1,计时器开始计时,计时结束时co输出为t。图3(a)是一个简单的变迁时化Petri网,变迁T与时延D=n相连,当库所PO和P1中各有一个托肯时,变迁T获得发生权,但到T发生,需有n个单位的延时。调用元件几M和计时元件TIME,建立逻辑电路如图3(c)示,并经过编译形成图3(d)所示逻辑模块时化变迁元件。

基于FPGA的Petri网的硬件实现

用VHDL语言实现计时器模块源程序如下

if clk‘event and clk=’1‘then

if en=’l‘then

if q=nthenq《=0;co《=’1‘;

elseq《=q+lco《=’0‘:

end if;

else q《=0;co《=’0‘

end if;

end process;

endbeh;

3、应用举例

两台计算机使用一个公共存储器,(a)不需要该存储器,(b)需要存储器但还没有使用它;(c)正在使用存储器。

基于FPGA的Petri网的硬件实现

则对其建立Petri网模型如图5示。各库所和变迁的含义解释为:P1,P4分别表示CPI,CP2发出需要该存储器请求;P2,P5分别表示CPI,CP2占用该存储;P3,P6分别表示CPI,CP2不需要该存储器;P7表示存储器;变迁中与时间相关的是T2.T5,分别表示cp占用存储器的时间。这是一个时延Petri网系统。分别调用元件库中所形成的库所元件、变迁元件和时延变迁元件,作出该系统的逻辑电路图,并在EDA软件Max+PlusI中对其编译、仿真下载,仿真波形如图示。

基于FPGA的Petri网的硬件实现

基于FPGA的Petri网的硬件实现

4、结论

Petri网是异步并发现象建模的重要工具,Petri网的硬件实现将为并行控制器的设计提供一种有效的途径。这使Petri网的硬件实现显得尤为重要。本文给出了基本Petri网系统的硬件实现方案,采用VHDL语言分模块实现,描述元件的功能并将元件存入WORK库中,使设计具有很强的可读性、可重复性、及可修改性,大大提高了系统的开发效率。

下载发烧友APP

打造属于您的人脉电子圈

关注电子发烧友微信

有趣有料的资讯及技术干货

关注发烧友课堂

锁定最新课程活动及技术直播

电子发烧友观察

一线报道 · 深度观察 · 最新资讯
收藏 人收藏
分享:

评论

相关推荐

FPGA在数字式心率计中的电路组成及工作原理

心率计是常用的医学检查设备,实时准确的心率测量在病人监控、临床治疗及体育竞赛等方面都有着广泛的应用。...

发表于 2019-01-01 16:30 28次阅读
FPGA在数字式心率计中的电路组成及工作原理

基于FPGA自适应数字频率计的设计

在电子工程,资源勘探,仪器仪表等相关应用中,频率计是工程技术人员必不可少的测量工具。频率测量也是电子...

发表于 2019-01-01 16:00 24次阅读
基于FPGA自适应数字频率计的设计

基于FPGA的EnDat接口编码器数据采集设计

EnDat接口是HEIDENHAIN专为编码器设计的数字式、全双工同步串行的数据传输协议,具有传输速...

发表于 2019-01-01 13:13 30次阅读
基于FPGA的EnDat接口编码器数据采集设计

基于FPGA的篮球计时计分系统

发表于 2018-12-25 18:18 20次阅读
基于FPGA的篮球计时计分系统

如何使用fpga实现数字基带中环路延时估计

基于FPGA芯片Stratix II EP2S60F672C4设计实现了数字基带预失真系统中的环路延...

发表于 2018-12-19 11:04 85次阅读
如何使用fpga实现数字基带中环路延时估计

基于fpga的过采样技术设计

过采样技术是数字信号处理者用来提高模数转换器(ADC)性能经常使用的方法之一,它通过减小量化噪声,提...

发表于 2018-12-19 09:55 104次阅读
基于fpga的过采样技术设计

如何使用fpga做数字磁通传感器系统

针对传统磁通门信号处理电路中模拟元件的缺点,设计一种基于现场可编程门阵列(FPGA)的数字磁通门系统...

发表于 2018-12-19 09:21 99次阅读
如何使用fpga做数字磁通传感器系统

基于fpga的FIR滤波器设计

发表于 2018-11-16 14:41 542次阅读
基于fpga的FIR滤波器设计

FPGA设计需要注意哪些要点

FPGA的用处比我们平时想象的用处更广泛,原因在于其中集成的模块种类更多,而不仅仅是原来的简单逻辑单...

发表于 2018-09-07 09:43 3936次阅读
FPGA设计需要注意哪些要点

使用SoM来开发嵌入式系统的优势

作者:Steve Leibson 很多嵌入式设计使用基于微处理器和微控制器的单板计算机 (SBC) ...

发表于 2018-08-31 11:06 1734次阅读
使用SoM来开发嵌入式系统的优势

用FPGA设计了一个DDS,输出波形如图,请问应该如何修改?

发表于 2018-07-05 15:51 526次阅读
用FPGA设计了一个DDS,输出波形如图,请问应该如何修改?

FPGA设计时的五大注意事项盘点

虽然目标应用和开发团队的成员不同,但有些FPGA设计显然有一些通病,使设计从工程师坐下来写第一行HD...

发表于 2018-07-05 10:40 386次阅读
FPGA设计时的五大注意事项盘点

基于Xilinx Kintex开源的FPGA设计...

DFC设计公司是一家传统的电子设计服务公司,其产品主要涉及基于FPGA和DSP技术的高端电子硬件及...

发表于 2018-07-05 08:30 454次阅读
基于Xilinx Kintex开源的FPGA设计...

Plunify推出Kabuto_可最大限度地减少...

Plunify®基于机器学习技术的现场可编程门阵列(FPGA)时序收敛和性能优化软件供应商,今天推出...

发表于 2018-07-04 12:24 251次阅读
Plunify推出Kabuto_可最大限度地减少...

你一定想知道FPGA的那些事...

作者:张泽小脚丫STEP 导读:FPGA(Field Programmable Gate Array...

发表于 2018-06-14 13:35 1862次阅读
你一定想知道FPGA的那些事...

大佬们 小弟求一个频率计的verilog代码 不胜感激

发表于 2018-05-23 13:17 636次阅读
大佬们 小弟求一个频率计的verilog代码 不胜感激

使用Xilinx口袋实验平台,动手FPGA设计!

以Xilinx公司最新的Vivado FPGA集成开发环境为基础,将数字逻辑设计与硬件描述语言Ver...

发表于 2017-12-27 06:47 5117次阅读
使用Xilinx口袋实验平台,动手FPGA设计!

FPGA设计的十五条原则详细解析

1、硬件设计基本原则 (1)速度与面积平衡和互换原则:一个设计如果时序余量较大,所能跑的频率远...

发表于 2017-12-19 17:19 1843次阅读
FPGA设计的十五条原则详细解析

全硬件TCP/IP协议栈学习笔记 (第八天:W5...

经历了一个多月的调试,最终终于使用basys2将tcp模式配置成功了。 首先说一下思路吧,首先W55...

发表于 2017-12-18 10:28 3677次阅读
全硬件TCP/IP协议栈学习笔记 (第八天:W5...

全硬件TCP/IP协议栈学习笔记(第七天:FPG...

在一周多的时间,从软件的协议到芯片接口最后到硬件描述,我觉得是时候试一试芯片了,看一看能不能ping...

发表于 2017-12-18 10:27 2059次阅读
全硬件TCP/IP协议栈学习笔记(第七天:FPG...

全硬件TCP/IP协议栈学习笔记(第六天:SPI...

今天我们学习一下W5500使用的通讯接口,SPI协议。SPI,中文串行外围设备接口,SPI总线是在物...

发表于 2017-12-18 10:27 1334次阅读
全硬件TCP/IP协议栈学习笔记(第六天:SPI...

全硬件TCP/IP协议栈学习笔记(第五天:全硬件...

继续昨天的 设置端口TX/RX存储信息,每个端口的基地址和屏蔽地址在这里确定并保存。W5500有一个...

发表于 2017-12-18 10:27 1353次阅读
全硬件TCP/IP协议栈学习笔记(第五天:全硬件...

FPGA设计思想,速度和面积互换原则不可忽视

流水线设计可以从某种程度上提高系统频率。。前提是:设计可以分为若干步骤进行处理,而且整个数据处理的过...

发表于 2017-12-18 09:41 3490次阅读
FPGA设计思想,速度和面积互换原则不可忽视

探讨基于sopc技术的fpga集成嵌入式系统设计

可编程片上系统( SoPC)是在可编程逻辑器件的基础上发展起来的一种灵活、高效的嵌入式系统设计解决方...

发表于 2017-12-02 07:19 3303次阅读
探讨基于sopc技术的fpga集成嵌入式系统设计

ASIC和FPGA设计优势和流程比较

ASIC 和 FPGA 具有不同的价值主张,选择其中之一之前,一定要对其进行仔细评估。2种技术的比较...

发表于 2017-11-25 09:24 1146次阅读
ASIC和FPGA设计优势和流程比较

通过一个实例具体介绍ISE中通过编辑UCF文件来...

摘要:本文主要通过一个实例具体介绍ISE中通过编辑UCF文件来对FPGA设计进行约束,主要涉及到的约...

发表于 2017-11-25 01:27 878次阅读
通过一个实例具体介绍ISE中通过编辑UCF文件来...

基于FPGA设计时效仿真技术的验证以及其应用

随着FPGA器件体积和复杂性的不断增加,设计工程师越来越需要有效的验证方。时序仿真可以是一种能发现最...

发表于 2017-11-24 20:42 227次阅读
基于FPGA设计时效仿真技术的验证以及其应用

基于FPGA设计环境中加时序约束的详细分析与优化...

在给FPGA做逻辑综合和布局布线时,需要在工具中设定时序的约束。通常,在FPGA设计工具中都FPGA...

发表于 2017-11-24 20:12 277次阅读
基于FPGA设计环境中加时序约束的详细分析与优化...

具体介绍ISE中通过编辑UCF文件来对FPGA设...

本文主要通过一个实例具体介绍ISE中通过编辑UCF文件来对FPGA设计进行约束,主要涉及到的约束包括...

发表于 2017-11-24 19:59 329次阅读
具体介绍ISE中通过编辑UCF文件来对FPGA设...

FPGA设计中的时序问题的详细分析与解决方案

耗费数月精力做出的设计却无法满足时序要求,这确实非常令人伤心。然而,试图正确地对设计进行约束以保证满...

发表于 2017-11-24 19:49 642次阅读
FPGA设计中的时序问题的详细分析与解决方案

基于赛灵思FPGA设计的整体时序具有完全可重复性

满足设计的时序要求本身已非易事,而要实现某项设计的整体时序具有完全可重复性有时候却是不可能的任务。...

发表于 2017-11-24 19:07 196次阅读
基于赛灵思FPGA设计的整体时序具有完全可重复性

直接扩频通信同步系统的xilinx FPGA设计...

对直接扩频通信同步系统进行了研究,使用PN码作为扩频序列,利用其良好的自相关性,提出一种新式的滑...

发表于 2017-11-24 16:16 257次阅读
直接扩频通信同步系统的xilinx FPGA设计...

利用MCU和FPGA设计车载信息娱乐系统的系统架...

汽车工业蓬勃发展,车载信息娱乐系统已经不再是豪华轿车的独有设施,越来越多的中低端轿车开始拥有自己的信...

发表于 2017-11-24 15:56 326次阅读
利用MCU和FPGA设计车载信息娱乐系统的系统架...

基于VHDL语言并选用FPGA设计了一个卷积码编...

数字信号在有噪声的信道中传输时,由于受到干扰的影响,会发生误码。在设计数字通信系统时,首先应合理设计...

发表于 2017-11-24 15:44 574次阅读
基于VHDL语言并选用FPGA设计了一个卷积码编...

采用FPGA设计科学级CCD相机时序发生器

科学级CCD相机一般由高速CCD感光芯片、视频信号处理器、时序控制器、时序发生器、时序驱动器、外部光...

发表于 2017-11-24 14:24 671次阅读
采用FPGA设计科学级CCD相机时序发生器

IP保护的各种途径

本应用笔记介绍了FPGA (现场可编程门阵列)及其如何保护系统的关键功能和知识产权(IP)。本文探讨...

发表于 2017-11-22 08:20 371次阅读
IP保护的各种途径

基于FPGA设计的软件无线电平台:WARP

开发一种新的无线传输技术是一个复杂的过程。最初是新技术的理论,概念的形成。基本概念形成之后,工程师开...

发表于 2017-11-21 18:56 845次阅读
基于FPGA设计的软件无线电平台:WARP

FPGA框架与FPGA设计规则

鉴于FPGA在如此多应用中的重要地位,采取正式且注重方法的开发流程来处理FPGA设计比以往更加重要。...

发表于 2017-11-18 01:24 292次阅读
FPGA框架与FPGA设计规则

Cadence OrCAD FPGA Syste...

Cadence OrCADFPGA System Planner为FPGA和PCB之间的协同设计提供...

发表于 2017-11-17 20:36 740次阅读
Cadence OrCAD FPGA Syste...

FPGA设计约束技巧之XDC约束之I/O篇(下)

XDC中的I/O约束虽然形式简单,但整体思路和约束方法却与UCF大相径庭。加之FPGA的应用特性决定...

发表于 2017-11-17 19:01 614次阅读
FPGA设计约束技巧之XDC约束之I/O篇(下)

FPGA设计约束技巧之XDC约束之I/O篇 (上...

从UCF到XDC的转换过程中,最具挑战的可以说便是本文将要讨论的I/O约束了。 I/O 约束的语法 ...

发表于 2017-11-17 18:54 1225次阅读
FPGA设计约束技巧之XDC约束之I/O篇 (上...

创建可靠FPGA设计的10大技巧

从Zynq第一块开发板推出开始就一直试用并发布博文分享实践经验的亚当.泰勒(Adam Taylor)...

发表于 2017-11-16 16:53 184次阅读
创建可靠FPGA设计的10大技巧

基于LV FPGA设计滤波器步骤详解

对于NI很多专注于数据采集领域的客户来说,对采集到的信号在前端加入滤波功能是非常常见的需求。但是,可...

发表于 2017-11-15 15:58 719次阅读
基于LV FPGA设计滤波器步骤详解

同步时序设计静态时序分析等fpga设计技巧剖析

从大学时代第一次接触FPGA至今已有10多年的时间,至今记得当初第一次在EDA实验平台上完成数字秒表...

发表于 2017-11-06 18:15 1445次阅读
同步时序设计静态时序分析等fpga设计技巧剖析

FPGA设计经验:边沿检测

在同步电路设计中,边沿检测是必不可少的!

发表于 2017-08-16 15:19 487次阅读
FPGA设计经验:边沿检测

基于FPGA设计的医学监测用视力测试仪设计

实现用FPGA随机生成不同方向的E, 通过VGA接口在显示器上显示,判断测试者按的按键方向是否正确,...

发表于 2017-08-11 10:06 1039次阅读
基于FPGA设计的医学监测用视力测试仪设计

EEPROM接口的FPGA实现_fpga资料_明德扬至简设计法

发表于 2017-08-02 14:16 956次阅读
EEPROM接口的FPGA实现_fpga资料_明德扬至简设计法

基于FPGA的VGA显示矩形框_VGA接口设计_VGA信号处理_明德扬资料

发表于 2017-08-02 11:40 857次阅读
基于FPGA的VGA显示矩形框_VGA接口设计_VGA信号处理_明德扬资料

fpga设计与应用:智能小车设计方案

整个系统由发送端(智能小车部分)和接收端(控制台:控制和显示部分)组成

发表于 2017-05-17 14:09 1834次阅读
fpga设计与应用:智能小车设计方案

论工业控制系统的FPGA设计方法(3)

上次博文简要分析了人们研究使用FPGA来进行工业控制的驱动力,并介绍了FPGA器件与开发工具。随着器...

发表于 2017-02-11 15:00 348次阅读
论工业控制系统的FPGA设计方法(3)

论工业控制系统的FPGA设计方法(2)

上次博文简要介绍了人们研究使用FPGA来进行工业控制的驱动力与FPGA器件与工具的介绍,本次介绍FP...

发表于 2017-02-11 14:58 403次阅读
论工业控制系统的FPGA设计方法(2)

赛灵思FPGA设计技巧与应用创新

上一次我们提到可以利用本地存储的训练序列与接收到的序列进行匹配滤波(相关)的方法来搜寻精确的OFDM...

发表于 2017-02-11 14:08 320次阅读
赛灵思FPGA设计技巧与应用创新

赛灵思FPGA设计技巧与应用创新(二)

前面的博文中已经提到了基于Sigma-Delta ADC采样的数据采集系统,并详细说了Sinc3抽样...

发表于 2017-02-11 14:06 245次阅读
赛灵思FPGA设计技巧与应用创新(二)

FPGA设计中对输入信号的处理

一般来说,在全同步设计中,如果信号来自同一时钟域,各模块的输入不需要寄存。只要满足建立时间,保持时间...

发表于 2017-02-11 14:01 1438次阅读
FPGA设计中对输入信号的处理

影响FPGA设计周期生产力的最大因素是什么?

提高FPGA设计生产力的工具、技巧和方法,9影响FPGA设计周期生产力的最大因素是什么?

发表于 2017-02-11 12:22 206次阅读
影响FPGA设计周期生产力的最大因素是什么?

FPGA设计全流程:ModelsimSynpli...

介绍如何编译HDL必须的Xilinx库和结构仿真。创建将被编译库的目录在编译库之前,最好先建立一个目...

发表于 2017-02-11 03:20 267次阅读
FPGA设计全流程:ModelsimSynpli...

FPGA专家教您如何在FPGA设计中使用HLS

Luke Miller并非一开始就是HLS(高层次综合)的倡导者。在使用早期的工具版本的时候,他似乎...

发表于 2017-02-10 18:48 883次阅读
FPGA专家教您如何在FPGA设计中使用HLS

基于赛灵思Kintex-7 FPGA设计或硬件原...

PLDA集团的990美元XpressK7 PCIe板卡,为系统设计师提供了一个基于赛灵思Kintex...

发表于 2017-02-10 16:58 823次阅读
基于赛灵思Kintex-7 FPGA设计或硬件原...

针对Xilinx Zynq-7000 All P...

背景: 早在2014年,All Programmable技术和器件的全球领先的Xilinx公司联手生...

发表于 2017-01-13 14:21 1060次阅读
针对Xilinx Zynq-7000 All P...

利用Artix-7 FPGA设计高性能USB器件

凭借在市场中数十亿的端口数量,通用串行总线 (USB) 成为实现主机与外设之间千兆位以下连接的首选接...

发表于 2016-08-16 09:43 552次阅读
利用Artix-7 FPGA设计高性能USB器件

Synopsys与Lattice Semicon...

Lattice Semiconductor软件质量和战略合作伙伴关系高级总监Choon-Hoe Ye...

发表于 2016-07-06 10:37 956次阅读
Synopsys与Lattice Semicon...

美高森美Libero SoC v11.7版本软件...

致力于在功耗、安全、可靠和性能方面提供差异化半导体技术方案的领先供应商美高森美公司(Microsem...

发表于 2016-03-30 10:12 673次阅读
美高森美Libero SoC v11.7版本软件...

FPGA工程师手记:FPGA系统设计黄金法则

当前业内领先的FPGA公司里工作的应用工程师每天都会面对很多设计问题,而且他们已经提出了一些将令你的...

发表于 2013-07-17 14:50 1623次阅读
FPGA工程师手记:FPGA系统设计黄金法则

FPGA设计因需而变 向新融合时代进发

半导体技术已经进入了新的发展时期。目前,28nm芯片容量足以满足整个系统需求,节省了功率组件和存储器...

发表于 2012-08-14 15:00 2135次阅读
FPGA设计因需而变 向新融合时代进发

赛灵思FPGA设计大赛 假期活动有你更精彩

由电子发烧友网主办,美国赛灵思公司赞助的FPGA设计大赛于2012年4月23日正式拉开序幕,大赛开赛...

发表于 2012-07-02 12:52 1616次阅读
赛灵思FPGA设计大赛 假期活动有你更精彩

FPGA设计中功率计算的技巧

电子发烧友网: 本文主要介绍FPGA设计中功率计算的技巧。随着工艺技术的越来越前沿化, FPGA器件...

发表于 2012-07-02 09:32 492次阅读
FPGA设计中功率计算的技巧