【四旋翼飞行器】76小时吃透四轴算法!史上最强软硬结合实战项目,👉戳此立抢👈

Silicon Labs推新型时钟发生器 抖动衰减器和VCXO/XO堪称业界最超低抖动时钟器件系列

2018-06-26 15:19 次阅读

-Si539x时钟提升频率灵活性和抖动性能--Si56x Ultra Series™ XO/VCXO提供最大可达3GHz的任意频率时钟-。

中国,北京- 2018年6月26日- Silicon Labs(亦称 “芯科科技” ,NASDAQ: SLAB)日前宣布扩展其时钟产品系列,以满足56G PAM-4 SerDes和新兴112G串行应用对于高性能时钟的要求。通过此次产品系列的扩展,Silicon Labs成为唯一一家可为100/200/400/600G设计提供全面时钟发生器、抖动衰减时钟、压控晶体振荡器(VCXO)和XO选择的时钟供应商,并且满足100 fs以下参考时钟抖动要求并留有余量。

Silicon Labs推新型时钟发生器 抖动衰减器和VCXO/XO堪称业界最超低抖动时钟器件系列

包括Broadcom、Inphi、Intel、MACOM、Marvell、MediaTek和Xilinx在内,领先的交换SoC、PHY、FPGAASIC制造商正在转移到56G PAM-4 SerDes技术,以支持更高带宽的100G+以太网和光网络设计。为了满足56G SerDes参考时钟的严格要求,硬件开发人员通常需要100 fs(典型值)以下RMS相位抖动规范的时钟。这些设计通常需要与CPU和系统时钟等其他频率时钟混用。Silicon Labs是首家为56G设计提供完全集成时钟IC解决方案的时钟产品供应商,该解决方案将SerDes、CPU和系统时钟集成到单一器件中。

在56G应用中,硬件开发人员通常会寻求完整的时钟树解决方案,以保证100 fs以下的RMS相位抖动,从而确保足够的余量并减少产品开发风险。Silicon Labs的新型时钟和振荡器产品满足当前这些严格的56G SerDes要求、以及新兴的112G串行SerDes设计需求,这些设计在未来的数据中心和通信应用中将得到迅速发展。

Silicon Labs时钟产品高级营销总监James Wilson表示:“Silicon Labs的新型时钟发生器、抖动衰减器和VCXO/XO构成了业界最广泛的、频率灵活的超低抖动时钟器件系列产品,适用于基于56G SerDes的最新100/200/400/600G通信和数据中心设计。无论我们的客户是在设计同步还是自由运行的系统,我们都能提供合适的超高性能时钟解决方案,以满足他们的56G SerDes应用需求。”

Silicon Labs Si5391是业界最低抖动、任意频率时钟发生器。它是市场上唯一能够从单一IC提供200/400/600G设计所需全部时钟频率的时钟发生器,同时为56G SerDes参考时钟提供100 fs以下RMS相位抖动性能。具有多达12个差分输出,Si5391时钟提供频率灵活的A/B/C/D等级选项。精密校准P级选项可以为56G SerDes设计中所需的主频率提供优化的69 fs(典型值)规格RMS相位抖动性能。Si5391是一款真正的100 fs以下“单芯片时钟树”解决方案,设计旨在从同一IC合成所有输出频率,同时满足56G PAM-4参考时钟抖动要求并留有余量。

Silicon Labs Si539x抖动衰减器提供业内领先的抖动性能和频率灵活性。这些超低抖动时钟旨在满足互联网基础设施的严格规范和高性能要求,可降低各种时钟应用的成本和复杂性。Si539x任意频率抖动衰减时钟能够从任意频率输入时钟产生任意频率输出时钟组合,同时提供业界领先的抖动性能(90 fs RMS相位抖动)。Si5395/4/2 P级器件为56G/112G SerDes时钟应用提供了最佳的抖动性能(69 fs RMS典型相位抖动)。

新型Si56x Ultra Series VCXO和XO系列产品非常适用于需要超低抖动振荡器的下一代高性能时钟应用。Si56x VCXO/XO可定制到最大3GHz的任意频率,支持两倍于之前的Silicon Labs VCXO产品的工作频率范围,且抖动减半。Si56x振荡器采用业界标准的5mm x 7mm和3.2mm x 5mm封装,提供单路、双路、四路和I2C可编程选项,与传统XO、VCXO和VCSO的引脚兼容并可直接替换。该系列器件的典型相位抖动低至90 fs。

Silicon Labs还为需要更高稳定性及长期可靠性的应用提供Si54x Ultra Series XO系列产品,例如光传输网络(OTN)、宽带设备、数据中心和工业系统等应用。Si54x XO专为56G设计而构建,其依靠四级脉冲幅度调制(PAM-4)信号进行串行数据传输,以增加每通道的比特率,同时保持带宽不变。使用Si54x XO作为低抖动参考时钟可以最大限度地提高信噪比(SNR)余量,最大限度地减少误码并提高信号完整性。Si54x系列产品具有最佳的性能,且典型相位抖动低至80 fs。

价格与供货

Silicon Labs新型时钟和Ultra Series振荡器已经量产,可提供样片。这些时钟产品在一万片采购量时单价为:

• Si5391时钟发生器 — 6.05美元起

• Si539x抖动衰减时钟 — 6.60美元起

• Si56x XO/VCXO — 5.21美元起

Silicon Labs提供各种评估板(EVB)以加速器件评估和开发。时钟和振荡器EVB价格范围为95到299美元。Silicon Labs的ClockBuilder Pro(CBPro)软件支持Si5391和Si539x系列产品,这使得器件配置和定制变得非常简单。客户可以使用CBPro为其特定需求量身定制时钟解决方案,并可在两周内收到样片。

关于Silicon Labs

Silicon Labs(NASDAQ:SLAB)是领先的芯片、软件和解决方案供应商,致力于建立一个更智能、更互联的世界。我们屡获殊荣的技术正在塑造物联网、互联网基础设施、工业自动化、消费电子和汽车市场的未来。我们世界一流的工程团队创造的产品专注于性能、节能、互联和简易化。

收藏 人收藏
分享:

评论

相关推荐

请问怎么更改XOSC速度和设置

你好, 在SPC56EL60上,我使用外部16MHz XTAL,因此我更改了配置中的“XOSC Clock”值(默认为40MHz)。...
发表于 02-15 16:20 67次 阅读
请问怎么更改XOSC速度和设置

AD9739A MU controler失锁

目前采用了手册上建议的时钟驱动方案,ADCLK914缓冲驱动,不过做板子有点不一样,是直接将驱动直接接到了AD9739A的时钟上...
发表于 02-15 08:23 21次 阅读
AD9739A MU controler失锁

参考SAI例子用HAL库配置I2S,主时钟无输出

       首先描述一下这个问题的来龙去脉, 端午节前,我同事也发帖子问了一下,但感觉大家感觉没有get到点子...
发表于 02-14 06:36 15次 阅读
参考SAI例子用HAL库配置I2S,主时钟无输出

看门狗可以从深度睡眠中唤醒BlueNRG-2吗?

嗨, 我想知道看门狗是否可以从深度睡眠中唤醒BlueNRG-2芯片? 看门狗是否通电且在此睡眠模式下有活动时钟?亲切的问候...
发表于 02-13 08:08 30次 阅读
看门狗可以从深度睡眠中唤醒BlueNRG-2吗?

如何实现高级时钟

你好, 我使用Spartan III和ISE v13.1作为构建工具。 现在我正在研究一些模块的参数化。 以下是我遇到的一些问题: 1...
发表于 02-13 06:55 22次 阅读
如何实现高级时钟

高速时钟如何驱动串行链路?

大家好, 我想连接两个免费软件ML605板,并考虑使用SERDES。 预期的数据速度为800Mbps。 我的数据总线是8位宽,系统...
发表于 02-13 06:22 18次 阅读
高速时钟如何驱动串行链路?

时钟程序在液晶上显示时秒钟走得很慢

小弟编写一个时钟的程序,采用ds1302,不过在液晶上显示的时候,秒钟走得很慢,请问大侠们(比标准时间慢好几拍),如何解决这个...
发表于 02-12 04:41 123次 阅读
时钟程序在液晶上显示时秒钟走得很慢

跨时钟域fifo要如何工作才能最大的优化uart和APB总线之间的连接呢?

如果现在有两个时钟,即假设100MHZ APB总线时钟和波特率为115200的串口要建立连接的话,应该是使用fifo吧,那么APB总线...
发表于 02-12 00:43 14次 阅读
跨时钟域fifo要如何工作才能最大的优化uart和APB总线之间的连接呢?

光谱灯光刺激近视治疗仪的应用分析

根据MDS图,选用四位二进制计数器74161为基本元件,74161的逻辑图如图3所示,功能表如图4所....
的头像 电子设计 发表于 02-06 09:10 269次 阅读
光谱灯光刺激近视治疗仪的应用分析

采用软件检测和控制实现内外频标自适应式时钟源的设计

本文设计的自适应式时钟源的内外频标切换采用软件检测和控制来适应5 MHz,10 MHz和20 MHz....
的头像 电子设计 发表于 02-06 06:48 113次 阅读
采用软件检测和控制实现内外频标自适应式时钟源的设计

UART(串口)收发模块设计

主要设计代码如下,通过localparam DIV_PEREM指定分频计数值。分频计数器为cnt,当....
的头像 电子发烧友网工程师 发表于 02-04 15:40 195次 阅读
UART(串口)收发模块设计

EVALZ-ADN2905/EVALZ-ADN2913/EVALZ-ADN2915/EVALZ-ADN2917用户指南

EVALZ-ADN2917,ADN2917用于ADN2917 8500至11300 MHz时钟和数据恢复的评估板设置和应用。 ADN29...
发表于 01-30 15:32 578次 阅读
EVALZ-ADN2905/EVALZ-ADN2913/EVALZ-ADN2915/EVALZ-ADN2917用户指南

基于Si5328任意频率精密时钟定时IC的评估套件Si5328-EVB

Si5328-EVB,评估套件为评估Si5328任意频率精密时钟定时IC提供了一个平台。 Si5328由微处理器或...
发表于 01-30 15:30 199次 阅读
基于Si5328任意频率精密时钟定时IC的评估套件Si5328-EVB

基于软件的时钟的设计方案与应用

时钟周期是信号连续上升沿之间的时间。频率是上升沿出现的速率(即1/周期)。时间或频率表征时钟。在软件....
的头像 电子设计 发表于 01-28 08:12 393次 阅读
基于软件的时钟的设计方案与应用

STM32中的时钟

时序在数字电路中的作用,就像通信中用到的载波,载波并不起眼,但是很重要。时钟也一样,现象上只是某种频....
的头像 MCU开发加油站 发表于 01-26 15:36 214次 阅读
STM32中的时钟

MCU设计中时钟控制模块的常用功能

由于微控制器激增到越来越多的权力受限的设计,加工效率成为越来越多的关注,以系统设计。
发表于 01-12 10:54 256次 阅读
MCU设计中时钟控制模块的常用功能

集成电路SOC的时钟源震荡死机现象的分析与排除

交换芯片+主控CPU,CPU通过SMI控制交换芯片,CPU提供复位信号和25MHz时钟给交换芯片,交....
发表于 01-12 09:09 338次 阅读
集成电路SOC的时钟源震荡死机现象的分析与排除

让你的MCU轻松低功耗

低功耗是MCU的一项非常重要的指标,比如某些可穿戴的设备,其携带的电量有限,如果整个电路消耗的电量特....
的头像 电子发烧友网工程师 发表于 01-01 10:15 583次 阅读
让你的MCU轻松低功耗

EVM QA 公益评审

AD 2层 MainControl PCB评审1. 一些孤岛残铜和尖角铜还需进一步处理。
的头像 电子发烧友网工程师 发表于 12-22 09:11 570次 阅读
EVM QA 公益评审

无线、隔离、时钟三管齐下壮大工业4.0发展

SiliconLabs(亦称芯科科技)近期参加由代理商合作伙伴贸泽电子在广州举办的2018贸泽电子技....
发表于 12-06 13:55 1081次 阅读
无线、隔离、时钟三管齐下壮大工业4.0发展

静态时序分析基础

建立时间;保持时间;建立时间裕量;保持时间裕量
的头像 电子发烧友网工程师 发表于 12-01 08:20 824次 阅读
静态时序分析基础

标准数码管时钟显示原理图和源代码资料免费下载

本文档的主要内容详细介绍的是标准数码管时钟显示原理图和源代码资料免费下载。
发表于 11-30 08:00 191次 阅读
标准数码管时钟显示原理图和源代码资料免费下载

如何使用时序约束向导

了解时序约束向导如何用于“完全”约束您的设计。 该向导遵循UltraFast设计方法,定义您的时钟....
的头像 Xilinx视频 发表于 11-29 06:47 364次 观看
如何使用时序约束向导

了解UltraScale DSP架构如何降低设计功耗

了解UltraScale DSP架构及其如何帮助降低设计功耗,以及UltraScale时钟架构中的省....
的头像 Xilinx视频 发表于 11-29 06:45 440次 观看
了解UltraScale DSP架构如何降低设计功耗

新UltraScale ASIC时钟架构的使用及好处

了解新的UltraScale ASIC时钟架构:如何使用它,它带来的好处以及从现有设计迁移的容易程度....
的头像 Xilinx视频 发表于 11-29 06:40 477次 观看
新UltraScale ASIC时钟架构的使用及好处

如何使用Vivado IP Integrator组装具有多个时钟域的设计

该视频演示了如何使用Vivado IP Integrator组装具有多个时钟域的设计。 它显示了V....
的头像 Xilinx视频 发表于 11-27 07:40 603次 观看
如何使用Vivado IP Integrator组装具有多个时钟域的设计

使用带存储器接口的外部时钟介绍

了解使用带存储器接口的时钟的最常见问题。 这将涵盖LVDS时钟的抖动,时钟共享和AC耦合。
的头像 Xilinx视频 发表于 11-27 06:50 412次 观看
使用带存储器接口的外部时钟介绍

时钟万年历的电路图详细资料免费下载

本文档的主要内容详细介绍的是时钟万年历的电路图详细资料免费下载。
发表于 11-14 16:07 288次 阅读
时钟万年历的电路图详细资料免费下载

降低Clock Uncertainty流程

Discrete Jitter是由MMCM/PLL引入的,其具体数值可通过点击图2中Clock Un....
的头像 电子发烧友网工程师 发表于 11-12 14:40 666次 阅读
降低Clock Uncertainty流程

基于12864液晶屏实现多功能数字时钟的实验设计

首先来看看所需要的清单:51单片机STC12C5A60S2、12864液晶屏、温度传感器DS18B2....
发表于 11-10 11:37 275次 阅读
基于12864液晶屏实现多功能数字时钟的实验设计

致力于主打“自然简约”的设计理念,将大自然的场景融入到闹钟起闹的的界面设计中

在秒针走动的时候会发出滴答滴答走动的音效,秒表计次的时候模拟真实秒表按下的音效,滑动时间选择器滚轴的....
的头像 华为EMUI 发表于 11-09 09:33 683次 阅读
致力于主打“自然简约”的设计理念,将大自然的场景融入到闹钟起闹的的界面设计中

三个命令生成的报告中均可显示Clock Skew的具体数值

如果时钟同时驱动I/O和Slice中的逻辑资源,且负载小于2000时,可通过CLOCK_LOW_FA....
的头像 电子发烧友网工程师 发表于 11-07 11:08 575次 阅读
三个命令生成的报告中均可显示Clock Skew的具体数值

MCU UPD78F0527的三种系统时钟

时钟发生器用于产生时钟,并提供给CPU和外部硬件设备。
发表于 11-04 11:27 134次 阅读
MCU UPD78F0527的三种系统时钟

TLC555M 低功耗 LinCMOS

与其它产品相比 计时器   Frequency (Max) (MHz) VCC (Min) (V) VCC (Max) (V) Iq (Typ) (uA) Rating Operating Temperature Range (C) Package Group Package Size: mm2:W x L (PKG)   var link = "zh_CN_folder_p_quick_link_description_features_parametrics"; com.TI.Product.handleQuickLinks('parametric','参数变化','#parametrics',link); TLC555M 2.1     2     15     250     Military     -55 to 125     CDIP LCCC     See datasheet (CDIP) 20LCCC: 79 mm2: 8.89 x 8.89(LCCC)     无样片...
发表于 11-02 19:02 25次 阅读
TLC555M 低功耗 LinCMOS

SE556 双精度定时器

与其它产品相比 计时器   Frequency (Max) (MHz) VCC (Min) (V) VCC (Max) (V) Iq (Typ) (uA) Rating Operating Temperature Range (C) Package Group Package Size: mm2:W x L (PKG)   var link = "zh_CN_folder_p_quick_link_description_features_parametrics"; com.TI.Product.handleQuickLinks('parametric','参数变化','#parametrics',link); SE556 NA556 NE556 SA556 0.1     0.1     0.1     0.1     4.5     4.5     4.5     4.5     16     16     16     16     2000     4000     4000     4000     Military     Catalog     Catalog     Catalog     -55 to 125     -40 to 105     0 to 70     -40 to 85     CDIP     PDIP SOIC     PDIP SO SOIC SSOP     PDIP     See datasheet (CDIP)     See datasheet (PDIP) 14SOIC: 52 mm2: 6 x 8.65(SOIC)     See datasheet (PDIP) 14...
发表于 11-02 19:02 64次 阅读
SE556 双精度定时器

TLC556M 低功耗双路 LinCMOS

TLC556系列是使用TI LinCMOS TM 工艺制造的单片时序电路,可提供与CMOS,TTL和MOS逻辑,工作频率高达2MHz。由于输入阻抗高,使用比NE556更小,更便宜的定时电容可以实现精确的时间延迟和振荡。在整个电源电压范围内功耗都很低。 与NE556类似,TLC556的触发电平约为电源电压的三分之一,而 的阈值电平约为电源电压的三分之二。可以通过使用控制电压端子来改变这些电平。当触发输入低于触发电平时,触发器置位,输出变为高电平。如果触发输入高于触发电平且阈值输入高于阈值电平,则触发器复位且输出为低电平。复位输入可以覆盖所有其他输入,并可用于启动新的时序周期。如果复位输入为低电平,则触发器复位,输出为低电平。只要输出低,就在放电端子和地之间提供低阻抗路径。 虽然CMOS输出能够吸收超过100 mA的电流并且输出电流超过10 mA,但TLC556在输出转换期间显示出大大减少的电源电流尖峰。这最大限度地减少了对NE556所需的大型去耦电容的需求。 这些设备具有内部静电放电(ESD)保护电路,可在MIL-STD-883C,方法3015下测试,防止电压高达2000 V的灾难性故障。但是,在处理这些设备时应小心谨慎。器件...
发表于 11-02 19:01 25次 阅读
TLC556M 低功耗双路 LinCMOS

CDCLVP111-SP CDCLVP111-SP 具有可选输入时钟驱动器的低电压 1:10 LVPECL

CDCLVP111-SP时钟驱动器能够以最低时钟分配偏移将LVPECL输入的一对差分时钟(CLK0和CLK1)分配至十对差分LVPECL时钟(Q0和Q9)输出.CDCLVP111-SP可接受两个时钟源传入一个输入多路复用器.CDCLVP111-SP专为驱动50Ω传输线路而设计。当一个输出引脚不被使用时,建议将其保持在开态态以减少功耗。如果只使用差分对中的输出引脚中的一个,那么其它输出引脚必须被同样地端接至50Ω。 如果要求单端输入运行,V BB 基准电压输出被使用。在这种情况下,V BB 引脚应该被连接至 CLK0 并且一个10nF电容器旁通至接地(GND)。 如需实现高速性能,强烈建议采用差分模式。 CDCLVP111-SP的额定工作温度范围为-55°C至125°C。 特性 将一个差分时钟输入对LVPECL分配至10个差分LVPECL 与低压发射器耦合逻辑(LVECL)和LVPECL完全兼容 支持2.375V至3.8V的宽电源电压范围 通过CLK_SEL可选择时钟输入 低输出偏移(典型值为15ps),适用于时钟分配应用 额外抖动少于1ps 传播延迟少于355ps 开输入缺省状态 兼容低压差分信令(LVDS),电流模式逻辑(CML)和短截线...
发表于 11-02 19:01 22次 阅读
CDCLVP111-SP CDCLVP111-SP 具有可选输入时钟驱动器的低电压 1:10 LVPECL

CDCLVP111-EP 具有可选输入的 1:10 LVPECL 缓冲器

CDCLVP111时钟驱动器使用最小的时分偏斜将LVPECL输入的一个差分时钟对(CLK0,CLK1)分频为差分LVPECL时钟(Q0,Q9) CDCLVP111专用设计用于驱动器50Ω传输线路。当一个输出引脚不被使用时,建议将其保持在开状态以减少功耗。如果只使用差分对中的输出引脚中的一个,那么其它输出引脚必须被同样地端接至50Ω。 如果要求单端输入运行,V BB 基准电压输出被使用。在这种情况下,V BB 引脚应该被连接至 CLK0 并由一个10nF电容器旁通至接地(GND)。 然而,要实现高达3.5GHz的高速性能,强烈建议使用差分模式。 CDCLVP111额定工作温度范围是 - 55°C至125°C。 特性 将一个差分时钟输入对LVPECL分配至10个差分LVPECL 与低压发射器耦合逻辑(LVECL)和LVPECL完全兼容 支持2.375V至3.8V的宽电源电压范围 通过CLK_SEL可选择时钟输入 针对时分应用的低输出偏斜(典型值15ps) 额外抖动少于1ps 传播延迟少于355ps 开输入缺省状态 低压差分信令(LVDS),电流模式逻辑(CML),短截线串联端接逻辑(SSTL)输入兼容 针对单端计时的V BB < /sub>基准电压输...
发表于 11-02 19:01 14次 阅读
CDCLVP111-EP 具有可选输入的 1:10 LVPECL 缓冲器

CDCM7005-SP 3.3V 高性能抗辐射 V 类时钟同步器和抖动消除器

CDCM7005-SP是一款高性能,低相位噪声和低偏移时钟同步器,可同步VCXO(压控晶体振荡器)或VCO(电压)受控振荡器)频率到两个参考时钟之一。可编程预分频器M和反馈分频器N和P为参考时钟与VC(X)O的频率比提供高度灵活性,如VC(X)O_IN /PRI_REF =(N×P)/M或VC (X)O_IN /SEC_REF =(N×P)/M。 VC(X)O_IN时钟工作频率高达2 GHz。通过选择外部VC(X)O和环路滤波器组件,可以调整PLL环路带宽和阻尼系数,以满足不同的系统要求。 CDCM7005-SP可以锁定两个参考时钟之一输入(PRI_REF和SEC_REF),支持频率保持模式和快速频率锁定,可实现故障安全和增加系统冗余。 CDCM7005-SP的输出是用户可定义的,可以是最多五个LVPECL输出或多达10个LVCMOS输出的任意组合。 LVCMOS输出成对排列(Y0A:Y0B,Y1A:Y1B,Ω),因此每对具有相同的频率。但每个输出可以单独反转和禁用。内置同步锁存器确保所有输出均为低输出偏移同步。 所有器件设置,如输出信号,分频器值,输入选择等等,均可通过SPI(3线串行)进行编程外围接口)。 SPI允许单...
发表于 11-02 19:01 13次 阅读
CDCM7005-SP 3.3V 高性能抗辐射 V 类时钟同步器和抖动消除器

CDCVF2310-EP CDCVF2310-EP 2.5V 至 3.3V 高性能时钟缓冲器

CDCVF2310是一款运行频率高达200MHz的高性能,低偏斜时钟缓冲器。五个输出的两个组中的每一个组提供CLK的低偏斜副本。加电后,无论控制引脚的状态如何,输出的缺省状态为低电平。对于正常运行,当控制引脚(分别为1G或2G)被保持在低电平并且在CLK输入上检测到一个负时钟边沿时,组1Y [0:4]或2Y [0:4]的输出可被置于低电平状态。当控制引脚(1G和2G)被保持在高电平并且在CLK输入上检测到一个负时钟边沿时,组1Y [0:4]或2Y [0:4]的输出可被切换至缓冲器模式。此器件运行在一个 2.5V和3.3V环境中。内置的输出使能毛刺脉冲抑制可确保一个已同步的输出使能序列以分配完全周期时钟信号。 CDCVF2310运行温度范围为-55°C至125° C。 特性 高性能1:10时钟驱动器 在V DD 为3.3V时,运行频率高达200MHz 在V DD 为3.3V时,引脚到引脚偏斜小于100ps V DD 范围:2.3V至3.6V 输出使能毛刺脉冲抑制 将一个时钟输入分频至五个输出的两个组 25Ω片载串联阻尼电阻器 采用24引脚薄型小尺寸封装(TSSOP) 参数 与其它产品相比 时钟缓冲器   Additive RMS Jitter (Typ) (fs) Output Fr...
发表于 11-02 19:01 8次 阅读
CDCVF2310-EP CDCVF2310-EP 2.5V 至 3.3V 高性能时钟缓冲器

LM555QML Timer

LM555是一款高度稳定的器件,用于产生精确的时间延迟或振荡。如果需要,提供附加端子用于触发或重置。在延时工作模式下,时间由一个外部电阻和电容精确控制。对于作为振荡器的非稳态操作,可通过两个外部电阻和一个电容精确控制自由运行频率和占空比。电路可以在下降波形上触发和复位,输出电路可以提供或吸收高达200mA的电流或驱动TTL电路。 特性 SE555 /NE555的直接替换 从微秒到小时的时间 在两个Astable中运行和单稳态模式 可调节占空比 输出可以输出或吸收200 mA 输出和电源TTL兼容 温度稳定性优于0.005%/°C 正常开启和正常关闭输出 所有商标均为其各自所有者的财产。 参数 与其它产品相比 计时器   Frequency (Max) (MHz) VCC (Min) (V) VCC (Max) (V) Iq (Typ) (uA) Rating Operating Temperature Range (C) Package Group Package Size: mm2:W x L (PKG)   var link = "zh_CN_folder_p_quick_link_description_features_parametrics"; com.TI.Product.handleQuickLinks('parametric','参数变化','#parametrics',link); LM555QML ...
发表于 11-02 19:01 63次 阅读
LM555QML Timer

SE555-SP QML V 类精密定时器

SE555是一款能够产生精确时间延迟或振荡的精密定时电路。在延时或单稳态工作模式下,定时间隔由单个外部电阻和电容网络控制。在非稳态工作模式下,频率和占空比可以通过两个外部电阻和一个外部电容独立控制。 阈值和触发电平通常分别为三分之二和三分之一, of V CC 。可以通过使用控制电压端子来改变这些电平。当触发输入低于触发电平时,触发器置位,输出变高。如果触发输入高于触发电平且阈值输入高于阈值电平,则触发器复位且输出为低电平。复位(RESET)输入可以覆盖所有其他输入,并可用于启动新的时序周期。当RESET变为低电平时,触发器复位,输出变为低电平。当输出为低电平时,在放电(DISCH)和地之间提供低阻抗路径。 输出电路能够吸收或提供高达100 mA的电流。 4.5 V至16.5 V电源的工作条件。采用5 V电源时,输出电平与TTL输入兼容。 特性 从微秒到小时的时间 稳定或单稳态操作 可调节占空比 TTL兼容输出可以接收或输出高达100 mA QML-V合格,SMD 5962-98555 军用温度范围(?? 55°C至125°C °C) 耐辐射:25 kRad(Si)TID (1) (1) 辐射耐受性是基于初始设备鉴定的典型值,剂量率=...
发表于 11-02 19:01 49次 阅读
SE555-SP QML V 类精密定时器

CDC2351-EP 具有三态输出的增强型产品 1 线路至 10 线路时钟驱动器

CDC2351是一款高性能时钟驱动器电路,可将一个输入(A)分配到10个输出(Y),时钟分配的偏差最小。输出使能(OE)\输入禁止输出进入高阻态。每个输出都有一个内部串联阻尼电阻,以改善负载的信号完整性。 CDC2351工作在标称3.3 V V CC 。 传输延迟在出厂时使用P0和P1引脚进行调整。工厂调整可确保零件到零件的偏斜最小化并保持在指定的窗口内。引脚P0和P1不适合客户使用,应连接到GND。 CDC2351M的特点是可在55°C至125°C的整个军用温度范围内工作。 特性 受控基线 一个装配/测试现场,一个制造现场 55°C至125°C的扩展温度性能 增强的减少制造源(DMS)支持 增强产品更改通知 资格谱系 用于时钟分配和时钟的低输出偏移,低脉冲偏移 - 生成应用 在3.3VV CC LVTTL兼容输入和输出下工作 支持混合模式信号操作(具有3.3VV CC的5V输入和输出电压) 将一个时钟输入分配给10个输出 输出具有内部串联阻尼电阻以减少传输线路效果 分布式V CC 和接地引脚降低开关噪声 最先进的EPIC-IIB ?? BiCMOS设计显着降低功耗 收缩小外形(DB)封装 符合JEDEC和行业标准的元件认证,确保在...
发表于 11-02 19:01 13次 阅读
CDC2351-EP 具有三态输出的增强型产品 1 线路至 10 线路时钟驱动器

CDCV304-EP 通用和 PCI-X 1:4 时钟缓冲器

CDCV304是一款高性能,低偏斜,通用PCI-X兼容型时钟缓冲器。它分配一个输入时钟信号(CLKIN)至输出时钟(1Y [0:3])。它专为与PCI-X应用一起使用而设计.CDCV304运行在3.3 V和2.5 V电源电压上,因此此器件与3.3-V PCI-X规范兼容。 CDCV304额定运行温度介于-40°C至105°C之间。 特性 通用且PCI-X 1:4时钟缓冲器 运行频率 0 MHz至200 MHz通用 低输出偏斜:&lt; 100 ps 分配一个时钟输入至一组四个输出 当输出使能引脚(OE)为低电平时,驱动输出的输出使能控制为低电平 由3.3-V或者2.5-V单电源供电运行 < li>符合PCI-X标准 8-引脚薄型小尺寸(TSSOP)封装 参数 与其它产品相比 时钟缓冲器   Additive RMS Jitter (Typ) (fs) Output Frequency (Max) (MHz) Input Level Number of Outputs Output Level VCC (V) VCC Out (V) Input Frequency (Max) (MHz) Operating Temperature Range (C) Package Group Package Size: mm2:W x L (PKG) Rating   var link = "zh_CN_folder_p_quick_...
发表于 11-02 19:00 8次 阅读
CDCV304-EP 通用和 PCI-X 1:4 时钟缓冲器

SE555M 精密定时器

这些器件是精密定时电路,能够产生精确的时间延迟或振荡。在延时或单稳态工作模式下,定时间隔由单个外部电阻和电容网络控制。在a-stable工作模式下,频率和占空比可以通过两个外部电阻和一个外部电容独立控制。 阈值和触发电平通常为三分之二和三分之一,分别为V CC 。可以通过使用控制电压端子来改变这些电平。当触发输入低于触发电平时,触发器置位,输出变高。如果触发输入高于触发电平且阈值输入高于阈值电平,则触发器复位且输出为低电平。复位(RESET)输入可以覆盖所有其他输入,并可用于启动新的时序周期。当RESET变为低电平时,触发器复位,输出变为低电平。当输出为低电平时,在放电(DISCH)和地之间提供低阻抗路径。 输出电路能够吸收或提供高达200 mA的电流。工作电压指定为5 V至15 V电源。使用5 V电源时,输出电平与TTL输入兼容。 特性 从微秒到小时的时间 稳定或单稳态操作 可调节占空比 TTL兼容输出可以接收或输出高达200 mA 在符合MIL-PRF-38535的产品上,除非另有说明,否则所有参数均经过测试。在所有其他产品上,生产加工不一定包括所有参数的测试。 参数 与其它产品相比 计时器   F...
发表于 11-02 19:00 154次 阅读
SE555M 精密定时器

SN74SSTV32852 具有 SSTL_2 输入和输出的 24 位至 48 位寄存缓冲器

这个24位到48位的寄存器缓冲区设计用于2.3 V至2.7 VV CC 操作。 除LVCMOS复位(RESET)\输入外,所有输入均为SSTL_2。所有输出均为SSTL_2,Class II兼容。 SN74SSTV32852采用差分时钟(CLK和CLK \)工作。数据在CLK高电平和CLK电平低电平交叉点处注册。 该器件支持低功耗待机操作。当RESET \为低电平时,差分输入接收器被禁用,并且允许未驱动(浮动)数据,时钟和参考电压(V REF )输入。此外,当RESET \为低电平时,所有寄存器都会复位,所有输出都被强制为低电平。 LVCMOS RESET \输入始终必须保持在有效的逻辑高电平或低电平。 为确保在提供稳定时钟之前寄存器定义的输出,RESET \必须保持在低电平状态。加电。 特性 德州仪器广播公司的成员?系列 1对2输出支持堆叠DDR DIMM 支持SSTL_2数据输入 输出符合SSTL_2 II类规格 差分时钟(CLK和CLK \)输入 支持RESET \输入上的LVCMOS切换电平 RESET \输入禁用差分输入接收器,重置所有寄存器,并强制所有输出低 引脚分配优化DIMM PCB布局 每个DIMM需要一个设备 每个JE...
发表于 11-02 18:55 8次 阅读
SN74SSTV32852 具有 SSTL_2 输入和输出的 24 位至 48 位寄存缓冲器

解决保持时间违例流程

在此情况下,应采用如下图所示的多周期路径约束。其中的第2条约束是对hold的调整,却往往容易被遗漏。....
的头像 电子发烧友网工程师 发表于 10-23 10:10 1223次 阅读
解决保持时间违例流程

深度解析ug1292建立时间违例分析流程

上述四个数值,无论是在timing report(通过report_timing_summary生成....
的头像 电子发烧友网工程师 发表于 10-19 10:32 979次 阅读
深度解析ug1292建立时间违例分析流程

51单片机时钟周期换算实用工具免费下载

本文档的主要内容详细介绍的是51单片机时钟周期换算实用工具免费下载
发表于 10-15 08:00 80次 阅读
51单片机时钟周期换算实用工具免费下载

时钟电路设计过程中常见问题分析

目标芯片的一个常见问题是信号的终止。如果没有适当的终止,将会发生阻抗不匹配,并且能量将反射到线路上。....
的头像 电子设计 发表于 10-11 08:17 1263次 阅读
时钟电路设计过程中常见问题分析

电磁干扰限制实现几种技术和建议

有了微控制器(或数字系统),时钟发生器就是噪声源。当它被寻求限制发射干扰时,可以实现几种技术(布局,....
的头像 汽车电子硬件设计 发表于 10-06 09:52 1056次 阅读
电磁干扰限制实现几种技术和建议

实现40纳米DSP核心500MHz的频率时钟设计

在低于40纳米的超深亚微米VLSI设计中,时钟树网络在电路时序收敛、功耗、PVT变异容差和串扰噪声规....
的头像 电子设计 发表于 10-02 13:53 918次 阅读
实现40纳米DSP核心500MHz的频率时钟设计

测量时钟频率的相位噪声和相位抖动时出现的问题分析

如果一个时钟的载波频率下降了N倍,那么我们预计相位噪声会减少20log(N)。例如,每个除以因子2的....
的头像 电子设计 发表于 09-28 08:14 1048次 阅读
测量时钟频率的相位噪声和相位抖动时出现的问题分析

可以横行的时钟制作教程

很久以前看过一个外国的视频,是做一个横行的时钟,然后就一直想自己做一个,以为很简单没想到做起来好麻烦....
的头像 39度创意研究所 发表于 09-24 16:21 710次 阅读
可以横行的时钟制作教程

怎么制作显示温度的时钟

手机拍的不是很清楚,但LCD上能看到显示的时间和温度值。
的头像 39度创意研究所 发表于 09-18 10:37 885次 阅读
怎么制作显示温度的时钟

水动力时钟制作方法

这个教程教你怎样做一个水动力的时钟。
的头像 39度创意研究所 发表于 09-18 08:39 944次 阅读
水动力时钟制作方法

彩虹瀑布时钟制作图解

如何让苍白单调的时间变成彩色的?这个彩虹瀑布时钟项目就是答案!
的头像 39度创意研究所 发表于 09-14 10:10 740次 阅读
彩虹瀑布时钟制作图解

自制数码管时钟 单片机控制

用数码管显示,单片机控制,两个按键调时,蜂鸣器整点报时。
的头像 39度创意研究所 发表于 09-13 10:17 2095次 阅读
自制数码管时钟 单片机控制

零延迟时钟频率合成器技术应用分解

零延迟指的是时钟频率合成器能够提供与时钟参考源边沿对齐的输出信号,其应用包括许多同步系统,如SONE....
的头像 电子设计 发表于 09-04 09:41 1096次 阅读
零延迟时钟频率合成器技术应用分解

51单片机时钟与周期的关系

指令周期是执行一条指令所需要的时间,一般由若干个机器周期组成。指令不同,所需的机器周期数也不同。
发表于 09-01 10:08 335次 阅读
51单片机时钟与周期的关系

时钟分配芯片AD9510在高速并行数据采集中有哪些应用

模拟世界与数字世界相互转换的理论基础是抽样定理。抽样定理告诉我们,如果是带限的连续信号,且样本取得足....
的头像 电子设计 发表于 08-30 10:17 2135次 阅读
时钟分配芯片AD9510在高速并行数据采集中有哪些应用

可为10/25/100G提供高集成的Si5332任意频率时钟发生器

Silicon Labs(亦称“芯科科技”)最新发布的Si5332任意频率的时钟发生器可以为10/2....
的头像 SiliconLabs 发表于 08-24 17:51 1643次 阅读
可为10/25/100G提供高集成的Si5332任意频率时钟发生器

关于EMI的简单介绍,如何降低EMI

SSCG是一种Active且低成本的解决EMI问题的方案,可以在保证时钟信号完整性的基础上应对更广频....
发表于 08-22 14:45 702次 阅读
关于EMI的简单介绍,如何降低EMI

自制硬盘钟diy 炫酷无比

硬盘坏掉了,扔掉太可惜,就拿它做点东西吧。最后决定拿它做一个硬盘钟。
的头像 39度创意研究所 发表于 08-20 16:42 3029次 阅读
自制硬盘钟diy 炫酷无比

芯科科技推出任意频率时钟一体化Si5332解决方案

Silicon Labs 宣布扩展了其Si5332任意频率时钟产品系列,新版本Si5332将时钟IC....
的头像 人间烟火123 发表于 08-16 16:39 2751次 阅读
芯科科技推出任意频率时钟一体化Si5332解决方案

辉光管时钟制作教程 超酷炫

这个东西想必很多小伙伴都见过吧,它就是出自《命运石之门》的世界线变动率探测仪。用辉光管打造的,看起来....
的头像 39度创意研究所 发表于 08-15 14:53 3723次 阅读
辉光管时钟制作教程 超酷炫

内置分频, 倍频电路超小型PLL时钟发生器

输入端分频因子(M)可从1~2047的分频范围内进行选择;输出端分频因子(N)可从1~4095的分频....
的头像 Torex产品资讯 发表于 08-15 11:16 1309次 阅读
内置分频, 倍频电路超小型PLL时钟发生器

如何制作一个“光控”时钟?

最近搞了个新玩意,不过还是个时钟……
的头像 39度创意研究所 发表于 08-14 17:03 1234次 阅读
如何制作一个“光控”时钟?

如何制作一个多功能便携时钟?

在2012年世界末日的最后一个情人节里,给大家展示一款纯手工打造的便携时钟,同样也会像以前一样配上详....
的头像 39度创意研究所 发表于 08-10 17:29 1146次 阅读
如何制作一个多功能便携时钟?

SYS BIOS在线培训 — 时钟、定时器简介

SYS BIOS简介-定时器和时钟模块
的头像 TI视频 发表于 08-08 01:06 851次 观看
SYS BIOS在线培训 — 时钟、定时器简介

关于TM4C129X系列的时钟系统介绍

TM4C129X系列MCU进阶培训-时钟系统
的头像 TI视频 发表于 08-06 00:40 1207次 观看
关于TM4C129X系列的时钟系统介绍

如何制作一个采用滴漏计时的“水钟”?

古代没有机械时钟,一般采用滴漏计时。水“滴答”着从滴漏里滴出来,通过调节滴水的速度,可以比较精确地计....
的头像 39度创意研究所 发表于 08-03 14:59 2129次 阅读
如何制作一个采用滴漏计时的“水钟”?