Arria® 10 的性能-电子发烧友网

Arria® 10 的性能

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

Altera

Altera

+关注

关注
37

文章
771

浏览量
153308
性能

性能

+关注

关注
0

文章
265

浏览量
18817

给Altera Arria 10 FPGA和Arria 10 SoC供电：经过测试和验证的电源管理解决方案

尺寸、重量和复杂性，并可降低功耗和冷却成本。而且，它对于实现最优系统性能是必不可少的。例如，从 12V DC/DC 稳压器提供 0.95V/105A 以给图 1 的 Arria 10 GX FPGA

发表于 10-29 17:01

基于Arria 10 SoC FPGA的高性能低成本解决方案

本文介绍了Arria 10 SoC FPGA主要特性，框图以及Arria 10 SoC开发板主要特性，电源分布网络图和电路图。

发表于 06-16 06:31 •9891次阅读

基于<b class='flag-5'>Arria</b> <b class='flag-5'>10</b> SoC FPGA的高<b class='flag-5'>性能</b>低成本解决方案

怎样去为 LVDS SERDES约束Arria 10器件IOPLL位置

如何为 LVDS SERDES约束Arria 10 器件 IOPLL 位置

发表于 06-22 08:47 •5594次阅读

怎样去为 LVDS SERDES约束<b class='flag-5'>Arria</b> <b class='flag-5'>10</b>器件IOPLL位置

厂商内存模型运行 Arria 10 RLDRAM3 的仿真操作

使用厂商内存模型运行 Arria 10 RLDRAM3 示例设计仿真

发表于 06-20 01:48 •1901次阅读

厂商内存模型运行 <b class='flag-5'>Arria</b> <b class='flag-5'>10</b> RLDRAM3 的仿真操作

如何在 Arria 10 开发套件构建 RLDRAM3 EMIF 设计

为 Arria 10 开发套件构建 RLDRAM3 EMIF 设计

发表于 06-22 01:19 •2981次阅读

如何在 <b class='flag-5'>Arria</b> <b class='flag-5'>10</b> 开发套件构建 RLDRAM3 EMIF 设计

在 Arria 10 中实现 I/O 锁相环动态相移的方法

如何在 Arria 10 中实现 I/O 锁相环 (PLL) 动态相移

发表于 06-20 04:56 •3189次阅读

在 <b class='flag-5'>Arria</b> <b class='flag-5'>10</b> 中实现 I/O 锁相环动态相移的方法

在 Arria 10 中实现 I/O 锁相环重配置的方法

如何在 Arria 10 中实现 I/O 锁相环 (PLL) 重配置

发表于 06-20 00:57 •3478次阅读

在 <b class='flag-5'>Arria</b> <b class='flag-5'>10</b> 中实现 I/O 锁相环重配置的方法

介绍 Arria 10 单工发送器和接收器的特点及应用

Arria 10 单工发送器和接收器

发表于 06-20 01:01 •3687次阅读

介绍 <b class='flag-5'>Arria</b> <b class='flag-5'>10</b> 单工发送器和接收器的特点及应用

讲述 Arria 10 早期功耗估算器的作用与用途

Arria 10 早期功耗估算器

发表于 06-20 00:05 •3283次阅读

讲述 <b class='flag-5'>Arria</b> <b class='flag-5'>10</b> 早期功耗估算器的作用与用途

如何在 Arria 10 中设计 I2C EEPROM

在 Arria 10 中设计 I2C EEPROM

发表于 06-22 01:11 •2958次阅读

如何在 <b class='flag-5'>Arria</b> <b class='flag-5'>10</b> 中设计 I2C EEPROM

Arria10自动生成预定义的signaltap II文件

为Arria10自动生成预定义的signaltap II文件

发表于 06-22 05:33 •2888次阅读

Arria 10外部存储器接口(EMIF)工具包

Arria 10外部存储器接口(EMIF)工具包

发表于 06-11 17:10 •2021次阅读

<b class='flag-5'>Arria</b> <b class='flag-5'>10</b>外部存储器接口(EMIF)工具包

英特尔Arria 10 SOC FPGA开发板硬件支持32位 DDR4 SDRAM

，广泛的ARM软件和工具生态系统以及增强的FPGA和数字信号处理（DSP）硬件设计流程。Arria 10 SoC旨在满足中端应用的性能和功耗要求. 英特尔 Arria

发表于 05-20 14:05 •1271次阅读

英特尔Arria 10 FPGA的应用之路

可提供中端市场中的最佳性能和能效。英特尔 Arria 10 FPGA 和 SoC 的高性能逻辑结构，结合了适用于芯片至芯片和芯片至模块接口、

发表于 05-31 09:42 •2777次阅读

Arria 10 SoC确保系统设计满足现在和未来性能要求

　　借助 Arria 10 SoC，您可以通过将 GHz 级处理器、FPGA 逻辑和数字信号处理（DSP）集成到单个可定制的片上系统中来减小电路板尺寸，同时提高性能。

发表于 06-30 09:50 •944次阅读

搜索历史