0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

用TPL0102数字电位计充当电压分频器设计

电子设计 来源:互联网 作者:佚名 2018-06-07 09:57 次阅读

可调参考电压源为电路设计者提供了极大的灵活性,因为该参考电压不再局限于制造商的预设值。从输出到反馈引脚,可调输出通常会配置一个分压器,如图1所示。为调节输出,将反馈引脚的电压与内部参考电压(在本帖中显示为VREF_INT)作比较,通常为1.2V。设备会对输出电压进行调节,直到VFB和VREF_INT相匹配。

一些可调并联参考(如LM4041)使VFB通过R1;还有一些并联参考会使VFB通过R2,如TLV431。而我主要研究LM4041,但在方程中,通过转换R1和R2,此概念同样适用于其他可调并联参考。在本篇博文上,我将介绍一种用数字信号改变电阻分压器和参考电压的方法。

图1:典型的VREF反馈分频器

该方法中使用一个数字电位计替代两个固定电阻。图2概念性地展示了这一点,其中反馈引脚与电位计的弧刷相连接,高端连接VREF,低端连接GND。

图2:电位计中央分接头(弧刷)连接反馈引脚

图3展示的是重绘电路,用TPL0102数字电位计充当电压分频器。通过连接穿过内部电阻高低引脚的电压,连接输出与弧刷引脚,可以安装一个数字电位计作为电压分频器。弧刷的位置会影响弧刷与高低引脚间的电阻比率,此外通过向设备发送代码,可以用数字方式对该位置进行控制。TPL0102使用I2C接口,其他电位计使用串行外设接口或平行接口。

图3:TPL0102数字电位计作为反馈分频器时的VREF

因为电阻比率设定输出电压,所以分频器电阻的绝对值不是至关重要的。这样一来,便可以轻松用数字电位计来替代电阻分频器。方程1中展示了调节输出、VREF_OUT和电阻比率之间的关系:

在该应用中,这一点非常重要,因为数字电位计的绝对电阻值变化很大,而电阻比率却是非常准确。例如,为产生3.3伏的参考电压,要求R2对R1的电阻比率为1.66。

电位计数据表中提供了用于计算特定代码电压分频器输出的公式,如方程2和方程3所示。其中,VHW表示从高引脚(H)到弧刷的电压,而VWL表示从弧刷(W)到低引脚(L)的电压:

我在介绍中提到VFB通过R1,所以我们继续使用方程2,计算高引脚与弧刷引脚之间的电压。弧刷连接至设备的反馈引脚,VFB被迫为VREF_INT。方程4展示了用于求出VREF_OUT所要求数字代码的公式:

继续讨论方程5中的例子,其中NTAPS为256,VREF_INT为1.24伏,V­REF_OUT为3.3伏,你需要写出十进制码160,得出R1和R­2电阻值分别为37.50kW和62.50kW。更重要的是,用方程1计算得出这两个电阻的比率同样是1.66。

如果你需要改变参考电压,你只需写出I2C事务,相应地移动弧刷位置即可。因此,反馈引脚的电压会改变并调节VREF_OUT。你也可以使用电位计以数字方式调整参考电压,电位计上的分接头越多,电阻率的分辨率越高,输出参考电压的分辨率也就越高。

该应用中使用数字电位计的一大缺陷在于数字电位计集成电路的电压极限一般不能超过5.5伏。可以确定的是,电阻率不会出现VREF_OUT大于5.5伏的情况。对于一个有256个分接头的数字电位计和内部参考电压为1.24伏的并联参考来说,十进制码不能超过200。图4展示了输入码对有256个分接头的电位计和1.24伏参考设备的参考电压的影响。

图4:参考电压与数字电位计代码

为并联参考通电之前安装使用电位器可以保证将电阻分压器放在正确位置。如果不可行,则可以在未使VFB降低的电阻上并联加装一个大电阻器。这样一来,LM4041从反馈引脚(通过R2)到地面的功率将为1MW,或者TLV431从反馈引脚(通过R1)到输出口的功率将为1MW。

为避免再产生一个并联电阻,可以在设备上安装固定R1和R2电阻器,并将数字电位计与其中一个电阻串联连接。然后需安装电位计作为变阻器,如图5所示。这种安装方法取决于数字电位计的绝对电阻值,它不像作为比率计分压器时那样精确,需向微控制器提供反馈从而最终做出数字编码的选择。

图5:以数字电位计为变阻器的固定电阻器

既然你了解了用可调参考电压设置输出电压的方法,你就知道如何利用其随时改变输出电压。如果你在应用中已经使用了微控制器,那么搭配使用数字电位计可以给一个看似简单的零部件添加一些功能。

其他资源

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 基准电压源
    +关注

    关注

    1

    文章

    126

    浏览量

    20609
  • LM4041D12
    +关注

    关注

    0

    文章

    2

    浏览量

    6222
收藏 人收藏

    评论

    相关推荐

    分频器的作用 分频器的功率是不是越大越好

    分频器是一种电子设备,用于将输入信号分成不同频率的输出信号。其主要作用是将原始输入信号分离成多个频率范围内的信号,以供不同的电路进行处理。分频器广泛应用于通信、测量和音频系统中。 分频器的主要
    的头像 发表于 02-01 11:19 737次阅读

    CAN时钟分频器在CANbus模块上不执行任何操作的原因?

    我一直在使用 dsPIC33CH128MP506 进行一些 CANbus 通信。 它能够进行CAN-FD,并且有两个独立的波特率分频器,用于标称波特率和数据波特率。它们是:C1NBTCFGH 内
    发表于 01-22 06:36

    请问ad5220数字电位为什么一数字表测量芯片就开始发烫?

    ad5220数字电位模拟测温电阻上升过程,使用时为什么一数字表测量阻值,芯片就开始发烫?重
    发表于 12-06 08:31

    ADI有双极性供电的数字电位吗?

    我需要一个±8V供电,总阻值100千欧,抽头数是1024的双通道数字电位
    发表于 11-17 16:22

    如何实现一种占空比为50%的奇数分频器设计呢?

    在进行数字电路设计的过程中,分频器是设计中使用频率较高的一种基本设计之一
    的头像 发表于 11-07 17:29 956次阅读
    如何实现一种占空比为50%的奇数<b class='flag-5'>分频器</b>设计呢?

    FPGA学习-分频器设计

    分频器设计 一:分频器概念 板载时钟往往 是 有限个( 50MHZ/100MHZ/24MHZ/60MHZ… ),如果在设计中需要其他时钟时,板载时钟不满足时,需要对板载时钟进行分频 / 倍频,目的
    的头像 发表于 11-03 15:55 562次阅读
    FPGA学习-<b class='flag-5'>分频器</b>设计

    Sigma-Delta小数分频PLL中的分频器该怎么做?

    文献给出的分频器结构如图1所示。该分频器最高输入频率(f~in~)为16.3GHz,也就是一个周期只有(T~in~,T ~in~ = 1/ f~in~)61.3ps。
    的头像 发表于 10-31 12:54 938次阅读
    Sigma-Delta小数<b class='flag-5'>分频</b>PLL中的<b class='flag-5'>分频器</b>该怎么做?

    模拟IC设计原理图3:数字分频器的原理和电路原理图

    学完了寄存器,我们就可以基于寄存器设计除存储外具有实用功能的电路了。在这里我们来讨论一下,数字分频器
    的头像 发表于 10-30 15:30 1335次阅读
    模拟IC设计原理图3:<b class='flag-5'>数字</b><b class='flag-5'>分频器</b>的原理和电路原理图

    倍频器和分频器的主要作用

    倍频器和分频器是两种常见的频率转换电路,它们的用途有一定的不同之处。
    的头像 发表于 07-14 09:27 931次阅读

    分频器的常见用途

    分频器是一种电子设备,其主要作用是将输入信号的频率降低到较低的频率。它通过将输入信号分为若干个等分的周期,每个周期输出一个脉冲或波形,从而实现对输入信号频率的降低。
    的头像 发表于 07-14 09:26 857次阅读

    029lan的pwm预分频器设置最少要为1吗,即2分频,设为0时没有输出是为什么?

    如题,这样一来,pwm的时钟哪怕是来自HCLK(029不支持PLL作为pwm时钟)最高50MHZ,经预分频器最少2分频的话,时钟最高只有25Mhz了?M0518pwm的预分频器可以设为0,不
    发表于 06-19 08:14

    在Verilog HDL中使用分频器的8位计数器的设计

    电子发烧友网站提供《在Verilog HDL中使用分频器的8位计数器的设计.zip》资料免费下载
    发表于 06-15 10:14 0次下载
    在Verilog HDL中使用<b class='flag-5'>分频器</b>的8位计数器的设计

    171 分频器电路怎么看?配合实物不难明白#硬声创作季

    分频器
    或许
    发布于 :2023年06月05日 17:54:15

    分频器之小数分频设计

    对于要求相位以及占空比严格的小数分频,建议采用模拟电路实现。而使用数字电路实现只能保证尽量均匀,在长时间内进行分频
    的头像 发表于 06-05 17:20 1065次阅读
    <b class='flag-5'>分频器</b>之小数<b class='flag-5'>分频</b>设计

    FPGA分频器的设计方法

    FPGA分频器是一种常用于数字信号处理、通信系统、雷达系统等领域的电路,其作用是将信号分成多个频段。
    发表于 05-22 14:29 1180次阅读
    FPGA<b class='flag-5'>分频器</b>的设计方法