0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何解决PCB布局中的串扰问题

PCB线路板打样 来源:上海韬放电子 作者:上海韬放电子 2021-01-13 13:25 次阅读

用于网络RF板、高速处理器的板以及许多其他系统对串扰强度有严格的要求。信号标准中并不总是规定最大串扰强度,而且在设计中串扰最强烈的地方也不总是很明显。尽管您可能会尝试对设计进行正确的布局规划,但您可能会发现布局和布线会因攻击者的踪迹而产生强烈的串扰。

那么,在设计中哪里可以找到串扰,以及在PCB中识别出不良走线的最简单方法是什么?您可以使用全波场求解器,但是可以在PCB设计软件中使用更简单的分析功能来识别和抑制串扰。用于PCB设计和布局的最佳布局后仿真工具将使用具有简化数值算法的场求解器来计算附近走线之间的串扰,从而为您提供一种在设计中发现串扰的快速方法。

很简单,在PCB中承载信号的任何两个导体之间都可能发生串扰。这包括数字和模拟网络。当发生串扰时,一根导体(攻击者网络)上的信号将其自身的一部分耦合为附近导体(受害者网络)上的新信号。数字和模拟信号可能以不同的方式引起串扰。

串扰以两种方式耦合到信号网络之间,具体取决于两条或多条走线之间存在的主要寄生类型:

电容串扰。这种串扰是由于两条导体之间的宽边寄生电容和接地耦合电容而发生的。电容性串扰的大小与两个导体之间的寄生电容成正比。对于模拟信号,容性耦合信号的强度随频率而增加,因此这种串扰在高频网络或数字信号具有非常快的边沿速率时会占主导地位。数字信号会在开关期间和之后引起瞬态振铃,从而引起电容性串扰。

感应串扰。这种类型的串扰是由于导体的两个回路之间的寄生电感引起的。来自模拟攻击者信号的感应串扰信号的大小与攻击者迹线中电流变化的速率成比例(即,与信号频率成比例)。数字信号会在开关过程中引起感应串扰,在此期间,从信号发出的磁场会在受害网络中感应变化的通量。

电感和电容串扰分别取决于两条走线之间的互感和互电容。这些术语完全取决于不同导体之间的电磁相互作用和静电相互作用,以及这些导体在空间中的排列方式。这意味着您需要在布局后仿真中分析串扰。您无法做任何事情来从原理图中发现串扰。

找出两种类型的串扰都需要一些独特的分析步骤。您可以尝试使用串扰系数的解析方程式来量化不同类型的串扰,这将告诉您在受害者网络上感应出的攻击者信号电平的分数。但是,由于实际PCB布局中的几何结构可能变得非常复杂,因此它们将不可避免地近似,从而使得互感和互电容难以精确确定。更好的选择是直接从PCB设计程序中使用布局后仿真工具。

完成PCB布局后,您可以采取步骤尝试并找出可能遭受大量串扰的网络。由于任何PCB中的几何形状都很复杂,因此任何给定的网络上都会存在多个寄生现象,即使您遵循基本的走线宽度和间隔规则,也可能会看到强烈的串扰 。在具有数百个网络的密集电路板上,您无需模拟每条迹线之间的串扰。取而代之的是,您只需要选择关键网络作为受害者迹线,并查看附近可能充当攻击者迹线的网络。

为此,您需要使用两个重要的仿真工具来分析串扰:

耦合分析。该分析的目的是确定两条迹线之间的耦合系数,并采取措施减小耦合系数太大的耦合系数。

串扰分析。顾名思义,这涉及从攻击者到受害者的串扰信号的直接仿真。这是一个时域仿真,它将向您显示由于串扰而在受害网上引入的确切波形。

耦合分析

运行此工具时,用户选择要分析的网络。一旦计算出结果,就可以在您的布局中以表格格式和可视格式查看它们。受害者网络与其攻击者网络之间的耦合长度和强度可以在您的布局中视为热图,从而使您可以确定需要纠正的网络。

在下图中,网络N22287555与VDDS的耦合最强,这表明数字电源层中的噪声很容易耦合到该网络。网络USB0_ID与网络N22155575具有强耦合。这两个网络位于不同的层上,但没有被接地层隔开。这应该说明在不同层的信号之间放置接地层的效果;它降低了潜在耦合信号的强度。可以使用热图从视觉上识别存在高耦合的特定区域,该热图显示了可能需要调整布线的哪个区域以抑制串扰。

解决PCB布局中的串扰问题

一旦确定了容易受到串扰的网络,就需要分离受害者和侵害者的迹线,或者在它们之间提供更大的隔离度。您永远无法完全消除串扰,但可以将其降低到不会导致接收机意外切换(对于数字信号)或波形失真过度(对于模拟信号)的程度。这可以通过多种方式完成:

增加走线之间的间距。串扰与两条迹线之间的电磁场强度成正比。增大受害者和攻击者走线之间的间隔将降低受害者看到的场强,然后将降低耦合的串扰信号的强度。

在不同的层上路由受害者痕迹。如果创建堆栈以支持高速信号,则很可能在平面层之间具有交错的信号层。平面层将提供不同信号层之间的自然隔离。如果没有空间在其当前层上移动信号路径,则可以在不同的信号层中路由受害迹线或差分对。

将走线移到更靠近接地平面的位置。接地平面会使攻击者迹线产生的电场和磁场失真,并增加它们之间的隔离度。

在有问题的迹线之间放置防护痕迹或通过围栏。就像在使用接地层一样,在两个走线之间放置接地走线或通过围栏也可以提供一定的屏蔽。每当您放置隔离结构时,最好始终使用3D EM场求解器量化该结构的效果 。

注意串扰是一个相互的过程。如果两条走线携带相同类型的信号,则受害走线将在攻击者走线上产生相同的串扰信号。这意味着解决一个网络的串扰问题也将抑制其攻击者的串扰。

从表面微带切换到带状线意味着带状线在被导体围绕时会产生较少的串扰,并且会被屏蔽以免受表面微带的影响。通常,如果从微带切换到具有相同特征阻抗和间距的带状线,则带状线的串扰会比微带小。

无论您是在另一层上路由受害信号还是增加间隔,都可能需要检查走线中的长度匹配。通过通孔布线会产生额外的传播延迟,这会在并行网络或差分对中引起 偏斜。请注意,如果愿意,可以将差分对的一端穿过内部层,只要您保持差分阻抗即可。

更改路由或层堆栈后,请使用软件中的“串扰分析”和“阻抗分析”工作流再次检查布局。这将确保您保持阻抗控制,同时将串扰降低到可接受的水平。
编辑:hfy

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 阻抗控制
    +关注

    关注

    1

    文章

    53

    浏览量

    10565
收藏 人收藏

    评论

    相关推荐

    高速PCB布局分析及其最小化

    变高,边沿变陡,印刷电路板的尺寸变小,布线密度加大等都使得在高速PCB设计的影响显著增加。
    发表于 03-20 13:56

    PCB设计如何处理问题

    PCB设计如何处理问题        变化的信号(例如阶跃信号)沿
    发表于 03-20 14:04

    消除的方法

    消除的方法合理的PCB布局-将敏感的模拟部分与易产生干扰的数字部分尽量隔离,使易产生干扰的数字信号走线上尽量靠近交流地,使高频信号获得较好的回流路径。尽量减小信号回路的面积,降低地
    发表于 06-18 07:52

    PCB设计与-真实世界的(下)

    作者:一博科技SI工程师陈德恒3. 仿真实例在ADS软件构建如下电路: 图2图2为微带线的近端仿真图,经过Allegro的Transmission line Calculato
    发表于 10-21 09:52

    PCB设计与-真实世界的(上)

    ?对有一个量化的概念将会让我们的设计更加有把握。1.3W规则在PCB设计为了减少线间
    发表于 10-21 09:53

    原创|SI问题之

    相互作用时就会产生。在数字电路系统现象相当普遍,可以发生在芯片内核、芯片的封装、PCB
    发表于 10-10 18:00

    高速PCB板设计问题和抑制方法

    布局和变化叠层,并在电路板布局之前优化时钟、关键信号拓扑和终端负载。BoardSim则是针对布局布线后仿真,它可以精确地预测未知的PCB导线之间的耦合影响,将仿真结果显示在一个示波器
    发表于 08-28 11:58

    PCB设计避免的方法

      变化的信号(例如阶跃信号)沿传输线由A到B传播,传输线C-D上会产生耦合信号,变化的信号一旦结束也就是信号恢复到稳定的直流电平时,耦合信号也就不存在了,因此仅发生在信号跳变的过程当中,并且
    发表于 08-29 10:28

    基于高速PCB分析及其最小化

    变小,布线密度加大等都使得在高速PCB设计的影响显著增加。问题是客观存在,但超过一定的
    发表于 09-11 15:07

    什么是

    。两根线(也包括PCB的薄膜布线)独立的情况下,相互间应该不会有电气信号和噪声等的影响,但尤其是两根线平行的情况下,会因存在于线间的杂散(寄生)电容和互感而引发干扰。所以,也可以理解为感应噪声
    发表于 03-21 06:20

    基于S参数的PCB描述

    传输线上出现,它将和任何其它信号一样的传播,最终被传输到传输线末端的接收机上,这种将会影响到接收机所能承受的噪声的裕量。在低端的模拟应用,小到0.01%的
    发表于 07-08 08:19

    什么是小间距QFN封装PCB设计抑制?

    。对于8Gbps及以上的高速应用更应该注意避免此类问题,为高速数字传输链路提供更多裕量。本文针对PCB设计由小间距QFN封装引入的抑制方法进行了仿真分析,为此类设计提供参考。那么
    发表于 07-30 08:03

    如何减小SRAM读写操作时的

    静态存储器SRAM是一款不需要刷新电路即能保存它内部存储数据的存储器。在SRAM 存储阵列的设计,经常会出现问题发生。那么要如何减小如何减小SRAM读写操作时的
    发表于 05-20 15:24

    PCB设计,如何避免

    变化的信号(例如阶跃信号)沿传输线由A到B传播,传输线C-D上会产生耦合信号,变化的信号一旦结束也就是信号恢复到稳定的直流电平时,耦合信号也就不存在了,因此仅发生在信号跳变的过程当中,并且信号
    发表于 06-13 11:59

    解决PCB设计消除的办法

    PCB电路设计中有很多知识技巧,之前我们讲过高速PCB如何布局,以及电路板设计最常用的软件等问题,本文我们讲一下关于怎么解决PCB设计
    发表于 11-02 09:19