0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

HSST是什么呢?

高频高速研究中心 来源:信号完整性与电源完整性 2020-05-19 16:05 次阅读

如果去傻度搜索,你会发现如下解释:HSST(High Speed Surfacetransport)即超高速地面运输机,这个缩写来源于日本对中低速磁浮系统的描述。但是很明显,迪赛康并不是做列车的,那么我们说的HSST又是什么呢? HSST-High SpeedSignal Test,高速信号测试。概念是不是很大,你会想到什么,高带宽示波器网络分析仪,还是高速测试夹具?但是我们在本文所说的HSST,指的是客户用来测试芯片高速通道的PCB电路板。

我们先来震撼一下!

设计图

实物图

上图就是一款FPGA的高速通道信号测试板,也就是我们简称的HSST单板。我们都知道,高速通道速率是FPGA(也包含CPU等其他芯片)的一个重要指标,FPGA的Serdes通道到底能跑多快的速率,有多少对高速Serdes,直接就可以决定一款FPGA在整个家族中的地位。

HSST单板的硬件架构并不复杂,主要可以分为三部分。

第一部分,当然是主芯片,但是请注意,这里的主芯片并不是焊接在单板上的,一般是用高速芯片测试座安装在单板上,原因很简单,因为HSST是测试芯片的,所以当然不能只测试一片,如果焊接后,那么相当于板子就定死了,测完一片想再取下来更换芯片,对于尺寸这么大的电路板和BGA封装管脚这么多的FPGA ,我只能说呵呵......

Socket顶部

Socket底部

每一款高速高速芯片测试座都是需要定制的,因为大部分芯片的管脚都不同,当然如果是封装一样而性能有差异的芯片有时候也可以通用同一款测试座。

测试座的性能直接影响你的测试结果,高速性能越好的测试座就越能反应被测试芯片的真实数据。另外注意的就是那个白色丝印的圆圈,为什么空出这么大的空间,因为这个圆圈是放热流罩的,在测试信号时,我们也需要对芯片进行高低温测试。

热流罩

你也许会说,直接把单板放进高低温箱整体做温度变化不就行了吗?但问题是,如果这样的话,你整板器件的温度性能都需要满足芯片测试的变化范围,那么对单板的成本会有很大的增加,所以综合考虑,我们会选择在测试过程中通过加热流罩来对测试芯片局部进行温度控制,这样也能达到测试的效果,同时又降低了整板的成本。

第二部分就是电源部分了,顾名思义,电源部分主要就是给测试芯片供电

各种电源接入方案

因为要充分考虑芯片在不同电压下的性能变化和功率损耗,所以每一路电源都需要有内外两种供电方式,一是通过HSST单板内部电源芯片转换,二是通过接外部直流电源供电,并且每组供电都需要有一定的可调范围,来模拟芯片的极限工作状况。

最后就是测试芯片通道,我们需要将每一组高速信号线都通过连接器引出,对于此文中图片的单板,我们一共有200对Serdes线,由于数量太多,所以我们采用了SMA和FMC两种引出方式,保证测试中每一路Serdes通道都能遍历到。

FMC ADVANCE

SMA的选型也很有讲究,对于测试10Gbps以上的速率,我们一般都是采用可拆卸SMA头,并且由于测试信号多,可拆卸的SMA头也能降低测试成本,它可以反复使用(注意有拆卸次数限制)

当然,除了测试高速通道,HSST单板也可以增加一切其他的测试模块,例如测试DDR,PCIE或其他芯片芯能指标的通用测试模块。

整个HSST单板的设计制造过程,包含了硬件系统架构,PCB高速设计,信号完整性仿真高精度PCB加工,高速测试座的定制以及一体化组装等一系列工作,这也是迪赛康的核心价值所在。

HSST只是芯片测试工作中一个小的组成部分,我们也希望通过本文的描述,让大家对芯片测试有一个认识,最后祝愿我们中国的芯片设计制造业越来越好,最终引领整个电子行业,迈向世界的巅峰!

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    447

    文章

    47783

    浏览量

    409089
  • 电路板
    +关注

    关注

    140

    文章

    4620

    浏览量

    92437
  • 信号测试
    +关注

    关注

    0

    文章

    24

    浏览量

    22226

原文标题:SI-list【中国】咱们来聊一下“HSST”板吧!

文章出处:【微信号:si-list,微信公众号:高频高速研究中心】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    盘古100K开发板

    ×32)Mbps,充分满足高速多路数据存储的需求;另外带有4 路HSST高速收发器,每路速度高达6.6Gbps,非常适合用于光纤通信和PCIe 数据通信;电源采用多颗 EZ8303(艾诺)来产生不同的电源
    发表于 04-18 18:19

    如何测量PLL的频率

    如何测量PLL的频率
    发表于 02-19 07:26

    【重磅新品】盘古100K开发板,紫光同创PG2L100H,Logos2系列,性能全面提升

    颗DDR3 数据位宽32bit,总数据带宽最高到34112(1066×32)Mbps,充分满足高速多路数据存储的需求;另外带有4 路HSST高速收发器,每路速度高达6.6Gbps,非常适合用于光纤通信
    发表于 12-29 16:31

    2024新品推荐|盘古100K开发板,紫光同创PG2L100H,Logos2系列,性能全面提升

    533MHz,2颗DDR3 数据位宽32bit,总数据带宽最高到34112(1066×32)Mbps,充分满足高速多路数据存储的需求;另外带有4 路HSST高速收发器,每路速度高达6.6Gbps,非常
    发表于 12-28 18:09

    2024新品推荐|盘古200K开发板,紫光同创PG2L200H,Logos2系列,资源丰富,功能强大

    ,2颗DDR3的数据位宽为32bit,总数据带宽最高到34112(1066×32)Mbps,充分满足了高速多路数据存储的需求。另外,盘古200K带有4路HSST高速收发器,每路速度高达 6.6Gbps
    发表于 12-28 17:05

    紫光同创PG2L200H关键特性开发板/盘古200K开发板开箱教程

    的数据交互时钟频率最高到 533MHz,2颗DDR3的数据位宽为32bit,总数据带宽最高到34112(1066×32)Mbps,充分满足了高速多路数据存储的需求。另外,盘古200K带有4路HSST高速收发器,每路速度高达 6.6Gbps,非常适合用于光纤通信和 PCIe 数据通信。
    发表于 12-28 15:26

    紫光同创PG2L100H关键特性开发板/盘古100K开发板开箱教程

    到 533MHz,2颗DDR3 数据位宽32bit,总数据带宽最高到34112(1066×32)Mbps,充分满足高速多路数据存储的需求;另外带有4 路HSST高速收发器,每路速度高达6.6Gbps,非常适合用于光纤通信和PCIe 数据通信;电源采用多颗 EZ8303(艾诺)来产生不同的电源电压。
    发表于 12-28 15:17

    AD7142测量电容的原理是什么

    问题1:AD7142测量电容的原理是什么?它是利用充电放大法还是测量复阻抗的方法? 问题2:AD7142的INx内部结构是什么样的,是不是输入阻抗为0?采用互阻放大器吗? 我想要
    发表于 12-20 07:20

    电机热功率应该如何计算

    电机热功率应该如何计算? 强制风冷的选型如何选择?和电机的热功率又有什么样的联系
    发表于 11-24 06:54

    【新品】紫光同创FPGA核心板PG2L50H|盘古50Pro核心板,器件全面升级,高性能FPGA核心板,应用场景丰富

    接口,1组JTAG接口,4对HSST高速RX/TX差分信号和1 对HSST高速接口的参考输入时钟,完全满足需要大量IO的用户;FPGA芯片到接口之间走线做等长和差分处理,非常适合二次开发
    发表于 09-22 14:35

    紫光同创FPGA核心板PGL50H|盘古50K核心板,高性能FPGA核心板,应用场景丰富

    标准的普通IO口,还有4对HSST高速RX/TX 差分信号和1对HSST高速接口的参考输入时钟。 对于需要大量IO的用户,此核心板将是不错的选择。FPGA芯片到接口之间走线做了等长和差分处理
    发表于 09-21 15:42

    紫光同创FPGA核心板PG2L50H|盘古50Pro核心板,器件全面升级,高性能FPGA核心板,应用场景丰富

    对ADC接口,1组JTAG接口,4对HSST高速RX/TX差分信号和1 对HSST高速接口的参考输入时钟,完全满足需要大量IO的用户;FPGA芯片到接口之间走线做等长和差分处理,非常适合二次开发。 02
    发表于 09-18 17:02

    mos管的驱动电流如何设计

    mos管的驱动电流如何设计 如果已经知道MOS的Qg 恒压模式下如何设计驱动管的电流 恒流模式下设置多大电流
    发表于 06-27 22:12

    小眼睛FPGA盘古50K开发板概述

    之间的数据交互时钟频率 最高到400MHz,2颗DDR3的数据位宽为 32bit,总数据带宽最高到25600 (800×32)Mbps,PGL5OHFPGA 带有4路HSST高速收发器,
    发表于 06-14 15:00 1060次阅读
    小眼睛FPGA盘古50K开发板概述

    紫光同创FPGA入门指导:光纤通信测试——紫光盘古系列50K开发板实验教程

    1 MES50HP 开发板简介 PGL50H 内置了线速率高达 6.375Gbps 高速串行接口模块,即 HSST。开发板 MES50HP 有2 路 SFP 光纤接口,用户需购买光模块(市场上
    发表于 06-12 18:10