0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

PCB设计信号完整性知识整理

电子设计 来源:工程师曾玲 作者:博客园 2019-10-03 14:10 次阅读

之前在设计板卡时,只是听过相关的概念,但是未真正去研究关于SI相关的知识。将之前看过的一些资料整理如下:

(1)信号完整性分析

与SI有关的因素:反射,串扰,辐射。反射是由于传输路径上的阻抗不匹配导致;串扰是由于线间距导致;辐射则与高速器件本身以及PCB设计有关。

传输线判断

传输线的判断可以参考之前的博客

利用之前判断高速信号的公式,所以对于高速和低速的区分,需要考虑信号频率和传输路径长度。

判断步骤: 1)获得信号的有效频率Fknee 和走线长度 L;

2)利用Fknee 计算出信号的有效波长λknee,,即λknee = C /Fknee ;

3)判断L与1/6 x λknee之间的关系,若L > 1/6 x λknee,则信号为高速信号,反之为 低速信号;

其中λknee = C / Fknee;其中C是比光速略低的速度,Fknee = 0.5 / Tr(10% ~ 90%),还需注意的是,若是对于百兆频率的信号,若是没有现成的板子,可以对有效频率Fknee进行估算, Fknee 约为 7倍的Fclock(信号的周期)。

若L > 1/6 x λknee,则视为传输线,传输线必须考虑在传输过程中可能由于阻抗不匹配导致信号的反射问题。

反射公式

信号的反射ρ = (Z2 -Z1)/(Z2 +Z1);

其中Z2 为反射点之后的线路阻抗;Z1为反射之前的线路阻抗;

ρ 的可能存在值±1,0,当为0时全部吸收,当为±1时则发生反射。信号的反射由始端、传输路径、终端阻抗的不匹配导致。

降低反射方法

为了尽可能降低信号的反射,那么需要Z2 和Z1尽可能相近。有几种方法进行阻抗匹配:发送端串联匹配,接收端并联匹配,接收端分压匹配,接收端阻容并联匹配,接收端二极管并联匹配。

3)接收端分压匹配

4)接收端阻容并联匹配

优点:功耗较小;

缺点:存在接收端高低电平不匹配情况,由于电容的存在,会使信号的边沿变化变缓。

(2)信号回路

信号回路主要包括两个路径,一个是驱动路径,一个是回路路径,在发送端、传输路径、接收端测得的信号电平,实质上是该信号在驱动路径和返回路径上对应位置的电压值,这两条路径都非常重要。

要提供完整的回流路径,需要注意以下几点:

1.信号换层时,最好不要改变参考层,若信号的换层时从信号层1换到信号层2,参考层都是底层1,在这种情况下,返回路径无需换层,即信号的换层对其反回路径无影响。

2.信号换层时,最好不改变参考层的网络属性。也就是信号1开始的参考层是电源层1/地层1,经过换层之后,信号1的参考层是电源层2/地层2,其参考层的网络属性未变,都是GND或电源属性,可利用附近的GND或者电源过孔实现反回路径的通路。这里在高速情况下,过孔的容抗和感抗也是不能忽略的,这种情况下,尽量减小过孔,减小过孔本身产生的阻抗变化影响,减小对信号回流路径的影响。

3.信号换层时,最好在信号过孔附近增加一个与参考层同属性的过孔。

4.若换层前后,两层参考层的网路属性不同,要求两参考层相距较近,减小层间阻抗和返回路径上的压降。

5.当换层的信号较密集时,附近的地或者电源过孔之间应保持一定距离,换层信号很多时,需要多打几个对地或者对电源的过孔。

(3)串扰

解决串扰的办法是,高速信号,时钟信号,其他数据信号等,间距满足3W原则。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pcb
    pcb
    +关注

    关注

    4220

    文章

    22470

    浏览量

    385740
  • 信号完整性
    +关注

    关注

    65

    文章

    1337

    浏览量

    94916
收藏 人收藏

    评论

    相关推荐

    速率不高的PCB是否需要考虑信号完整性

    完整性问题,那么出问题是迟早的事,尽管概率不高。所以不论板子速率多低,了解一点信号完整性知识,多做那么一点微不可查的动作,就可以省掉很多麻烦,何乐而不为。低速板上需要考虑的那一点点信号
    发表于 12-07 10:08

    降低PCB设计风险的三点技巧(于博士信号完整性

    信号完整性问题,整个系统这样搭建,信号从一块PCB传到另一块PCB能不能正确接收?这在前期就要评估,而评估这个问题其实并不是很难,懂一点
    发表于 02-28 16:13

    基于信号完整性分析的PCB设计流程步骤

     基于信号完整性分析的PCB设计流程如图所示。  主要包含以下步骤:  图 基于信号完整性分析的高速PC
    发表于 09-03 11:18

    PCB设计中要考虑电源信号完整性

    。参考:PCB设计中要考虑电源信号完整性电源完整性| PCB设计资源...
    发表于 12-27 07:17

    千兆位设备PCB信号完整性设计

    千兆位设备PCB信号完整性设计   本文主要讨论在千兆位数据传输中需考虑的信号完整性设计问题,同时介绍应用
    发表于 11-18 08:59 518次阅读

    信号完整性PCB设计+Douglas+Brooks

    信号完整性PCB设计+Douglas+Brooks。
    发表于 08-28 18:12 491次下载

    信号完整性分析及其在高速PCB设计中的应用

    信号完整性分析及其在高速PCB设计中的应用,教你如何设计高速电路。
    发表于 04-06 17:29 15次下载

    基于信号完整性分析的PCB设计解析

    基于信号完整性分析的PCB设计流程如图所示。 主要包含以下步骤: 图基于信号完整性分析的高速PCB设计
    发表于 12-04 10:46 0次下载
    基于<b class='flag-5'>信号</b><b class='flag-5'>完整性</b>分析的<b class='flag-5'>PCB设计</b>解析

    PCB信号完整性有哪几步_如何确保PCB设计信号完整性

    本文首先介绍了PCB信号完整性的问题,其次阐述了PCB信号完整性的步骤,最后介绍了如何确保
    发表于 05-23 15:08 1.1w次阅读

    抗垫对PCB设计信号完整性的影响分析

    发生的选择。借助当今的现代PCB,了解抗垫对信号完整性的影响非常重要 。 防垫和信号完整性 当涉及信号
    的头像 发表于 12-15 15:47 1349次阅读
    抗垫对<b class='flag-5'>PCB设计</b><b class='flag-5'>信号</b><b class='flag-5'>完整性</b>的影响分析

    信号完整性问题与PCB设计

    信号完整性问题与PCB设计说明。
    发表于 03-23 10:57 0次下载
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>问题与<b class='flag-5'>PCB设计</b>

    高速电路信号完整性分析与设计—PCB设计1

    高速电路信号完整性分析与设计—PCB设计1
    发表于 02-10 17:31 0次下载

    高速电路信号完整性分析与设计—PCB设计2

    高速电路信号完整性分析与设计—PCB设计2
    发表于 02-10 17:34 0次下载

    如何确保PCB设计信号完整性的方法

    本文首先介绍了PCB信号完整性的问题,其次阐述了PCB信号完整性的步骤,最后介绍了如何确保
    发表于 12-22 11:53 822次阅读

    PCB设计中的信号完整性问题

    信号传输并非严格针对网络设计师,您的PCB设计可能会遇到相同类型的问题。由于您无需费力地摆弄耳朵,因此防止电源完整性信号完整性问题对于您的
    的头像 发表于 11-08 17:25 407次阅读
    <b class='flag-5'>PCB设计</b>中的<b class='flag-5'>信号</b><b class='flag-5'>完整性</b>问题