您好,欢迎来电子发烧友网! ,新用户?[免费注册]

您的位置:电子发烧友网 > 电子资料下载 > 电子论文 > 自动控制系统论文 >

基于DDR SDRAM控制器时序分析的模型

大小:56 KB 人气: 2011-09-26 需要积分:0
的空间

用户级别:高级会员

贡献文章:

贡献资料:

 

定义了时钟单位阶跃信号C(n) 提出了一种利用带相对时钟坐标的逻辑方程表示逻辑信号的方法通过对所设计的DDR SDRAM控制器的读写时序的分析建立了控制器主要信号的时序表达式并利用所建立的时钟逻辑方程对DDR 控制器的读过程进行了简单的分析这种方法可以应用到内存系统的带宽和延时估计方面比较直观

非常好我支持^.^

(0) 0%

不好我反对

(0) 0%

      发表评论

      用户评论
      评价:好评中评差评

      发表评论,获取积分! 请遵守相关规定!