如何使用AVR和CPLD实现高速数据采集系统的设计

资料大小: 0.25 MB

所需积分: 0

下载次数:

用户评论: 0条评论,查看

上传日期: 2020-07-20

上 传 者: 易水寒他上传的所有资料

资料介绍

标签:数据采集(1552)AVR(949)cpld(953)

  为了提高数据采集卡的速度,同时降低成本,设计一种并行数据采集系统,要求并行采集速度大于10 Mb/s。整个系统由AVRCPLD控制实现,通过MAXl308完成模数转换,并设计搭建了其外围电路。采用12路数据存储模式存储高速采集的数据。实验依据存储要求搭建硬件电路并调试,示渡器显示的波形结果8组脉冲序列完全对齐,没有出现时序混乱.同时并行处理过程中不相互影响,实现了低成本高速多路采集的设计要求。

用户评论

查看全部 条评论

发表评论请先 , 还没有账号?免费注册

发表评论

用户评论
技术交流、我要发言! 发表评论可获取积分! 请遵守相关规定。
上传电子资料