如何结合DSP和MCU

按照传统方式，嵌入式应用中的数字信号处理器（ＤＳＰ）相对于主微控制器（ＭＣＵ）起从属作用。在这些应用中，ＭＣＵ用作系统控制器，而大量的数据处理留给ＤＳＰ。例如，在音频或视频处理应用中有可能需要人机界面管理，或者是整个系统的控制。
　　设计方案选择
　　为完成这些任务，有几种系统设计方案选择。
　　第一种方案将ＤＳＰ和ＭＣＵ芯片组合在印制电路板（ＰＣＢ）上。这种方案成本高并且占用面积大，但是可适当地调整每个芯片的尺寸以最大限度地满足系统需要。
　　第二种方案是一种将ＤＳＰ和ＭＣＵ组合在单个封装内的多芯片模块（ＭＣＭ）。这种方案的局限性是，设计工程师必须按“５０／５０”的时间比例分配给控制和ＤＳＰ功能；例如，一旦ＤＳＰ超出时间，ＭＣＵ将不能完成计算任务。像第一种方案选择一样，当ＤＳＰ和ＭＣＵ内核独立存在时，需要两套开发工具。
　　第三种方案是将ＤＳＰ功能合并到一个ＭＣＵ中。这种方案只适合于直接的信号处理应用。ＭＣＵ的时钟频率和计算体系结构根本上不太适合大量的数字处理。有些ＭＣＵ试图通过增加一个乘法和累加器（ＭＡＣ）（ＤＳＰ的一个特点）来补偿上述不足。但是这种方案仍然缺乏高级应用所需要的基本的“由下至上　”的体系结构设计　。
　　最近，已经出现第四种方案它是将ＭＣＵ的功能合并到一个ＤＳＰ中。这类方案的一个例子是美国模拟器件公司（Ａｎｏｌｏｇ　Ｄｅｖｉｃｅ　Ｉｎｃ．，简称ＡＤＩ）的Ｂｌａｃｋｆｉｎ？　处理器系列。这些新型处理器具有统一的经过优化的体系结构，不仅适于数据计算，而且也适于有关的控制任务。通过平衡执行控制任务与复杂计算的要求，这种方案可以根据系统实时处理的需要，完成１００％的控制或者１００％的计算任务。完成所有这一切任务不需要在ＤＳＰ模式和ＭＣＵ模式之间的模式转换。
　　（ｔｒａｎｓｌａｔｉｏｎ　ｏｆ　ｇｒａｐｈｉｃｓ）
　　Ｓｙｓｔｅｍ　Ｃｏｎｔｒｏｌ　Ｂｌｏｃｋｓ＝系统控制单元
　　Ｅｍｕｌａｔｏｒ　＆　Ｔｅｓｔ　Ｃｏｎｔｒｏｌ＝仿真器和测试控制
　　Ｖｏｌｔａｇｅ　Ｒｅｇｕｌａｔｉｏｎ＝稳压电源
　　Ｅｖｅｎｔ　Ｃｏｎｔｒｏｌｌｅｒ＝事件控制器
　　Ｃｌｏｃｋ（ＰＬＬ）＝时钟
　　锁相环（ＰＬＬ）
　　Ｍｅｍｏｒｙ　ＤＭＡ＝存储器
　　直接存储器存取（ＤＭＡ）
　　Ｗａｔｃｈｄｏｇ　Ｔｉｍｅｒ＝监视定时器
　　Ｒｅａｌ　Ｔｉｍｅ　Ｃｌｏｃｋ＝实时时钟
　　Ｃｏｒｅ＝内核
　　４８　ＫＢ　Ｉｎｓｔｒｕｃｔｉｏｎ　ＳＲＡＭ／Ｃａｃｈｅ＝４８　ＫＢ指令
　　静态存储器（ＳＲＡＭ）
　　和高速缓存
　　３２　ＫＢ　Ｉｎｓｔｒｕｃｔｉｏｎ　ＲＯＭ＝３２　ＫＢ指令
　　只读存储器（ＲＯＭ）
　　３２　ＫＢ　Ｄａｔａ　ＳＲＡＭ／Ｃａｃｈｅ＝３２　ＫＢ数据
　　静态存储器（ＳＲＡＭ）
　　和高速缓存
　　４　ＫＢ　Ｓｃｒａｔｃｈｐａｄ　ＲＡＭ＝４　ＫＢ
　　高速暂存
　　随机存储器（ＲＡＭ）
　　Ｓｙｓｔｅｍ　Ｉｎｔｅｒｆａｃｅ　Ｕｎｉｔ＝系统接口单元
　　Ｅｘｔｅｒｎａｌ　Ｍｅｍｏｒｙ　Ｉｎｔｅｒｆａｃｅ＝外部存储器接口
　　Ｈｉｇｈ　Ｓｐｅｅｄ　Ｉ／Ｏ＝高速Ｉ／Ｏ端口
　　Ｐａｒａｌｌｅｌ　Ｐｅｒｉｐｈｅｒａｌ　Ｉｎｔｅｒｆａｃｅ／ＧＰＩＯ＝并行外围接口（ＰＰＩ）
　　和通用输入输出接口（ＧＰＩＯ）
　　ＵＡＲＴ＝通用异步收发器
　　ＳＰＩ＝串行外围接口（ＳＰＩ）
　　Ｈｉ－ｓｐｅｅｄ　Ｓｅｒｉａｌ　Ｐｏｒｔｓ＝高速串行端口
　　ＰＣＩ／ＵＳＢ＝可编程通信接口（ＰＣＩ）和通用串行总线（ＵＳＢ）
　　Ｔｉｍｅｒｓ　０／１／２＝定时器０，１，２
　　Ｐｅｒｉｐｈｅｒａｌ　Ｂｌｏｃｋｓ＝外围设备单元
　　一类新型的ＤＳＰ也提供一套ＲＩＳＣ指令系统集、存储器管理单元、事件控制器和多种外设以便在一颗单芯片内提供大量计算和高效系统控制功能。
　　ＤＳＰ与ＭＣＵ比较
　　首先让我们回顾一下ＤＳＰ和ＭＣＵ的典型功能。ＤＳＰ主要是在一单个时钟周期内尽可能完成多个ＭＡＣ（乘法和累加）操作。为了这一点，指令的操作代码通常是可变的超长的指令字（ＶＬＩＷ）。ＤＳＰ也适于工作在紧密、高效的环路中。另外，为了达到性能指标通常需要编写优化的汇编代码。由于ＤＳＰ的算法程序一般装在小容量、短等待时间的内置存储器中，所以代码密度通常不是大问题。
　　像ＤＳＰ主要用于完成计算一样，ＭＣＵ主要用于完成控制功能。同样地，典型的ＭＣＵ应用包括许多条件操作，在程序流程中频繁地跳转。通常使用Ｃ或者Ｃ＋＋语言编写程序。代码密度极为重要，并且根据编译代码的长度来评估算法。存储器系统是基于高速缓存从而允许该系统设计工程师用较长等待时间从较大的存储器中调用较大程序。利用基于高速缓存系统，程序员不需要考虑如何以及何时将指令输入到内核去执行。