电路设计的原则详细资料合集免费下载

本文档的主要内容详细介绍的是电路设计的原则详细资料合集免费下载。

　　一，抗干扰设计原则

　　1.合适的电源

　　2.尽量加宽电源线 （估算电流大小）

　　3.电源线 底线 数据传输 方向一致 （增强抗）

　　4.抗干扰元器件（磁珠 电源滤波器）

　　5.入口 添加 去耦电容 （10-100vf）

　　二，地线的设计

　　1. 模拟地数字地分开 通过电感 磁珠 汇聚

　　2.地线 单点接地 串联再并联 高频的应该多点接地

　　3.地线加宽

　　4.敏感电路接到稳定的接地参考源

　　5.将高带宽的噪声与低频电路分开

　　6.减少环路面积 降低感应噪声

　　三，元器件配置

　　1.印制板 相邻的不能有过长的平行信号线

　　2时钟发生器 晶振 粗品时钟输入端 靠近。 远离其他低频器件

　　3. 元器件围绕核心器件配置，减少引线长度

　　4.频率 电流开关特性分区 噪声和非燥声距离

　　5.发热量大的 最上方

　　6缩小 高频 元器件距离， 减少分布参数相互间的干扰

　　四，去耦电容的配置

　　去耦电容 电路中装设在元件的电源端的电容，此电容可以提供较稳定的电源，

　　同时也可以降低元件耦合到电源端的噪声，间接可以减少其他元件受此元件噪声的影响。

　　作用 储能电容 旁估掉高频噪声

　　1. 每10片集成电路 加 充放电电容电容 蓄放电容10wf

　　2.引线式电容——低频 贴片式—— 高频

　　3.每个集成芯片布置1个 0.1uf陶瓷电容 4-8个芯片布置 1-10uf钽电容

　　4.对抗噪声能力弱 关断是电源变化大的元器件 电源线 和地线之间加高频去耦电容例如：ram rom 存储器件

　　5.电容之间不要共用孔

　　6.去耦电容引线不要太长 高频旁路电流不能太长

　　五， 降低噪声和电磁干扰原则

　　1.45 度 折线 避免90度

　　2.串联电阻 降低电路信号边沿的跳变速率

　　3.晶振 外壳接地

　　4.不用的门电路输出端不要悬空 正接地 负输入的接地

　　5.时钟线垂直于io线 干扰小

　　6.尽量 时钟线周围电动势趋势于 0 地线圈起来时钟线

　　7.io驱动电路尽量靠近PCB边缘

　　8.任何信号 不要形成回路 减小环路面积

　　9. 高频板 电容的分布电感不能忽略 电感的分布电容也不能忽略

　　10. 功率线 交流线 尽量布置在和信号线不同的板子 （ 功率线 信号线 分开走）

　　六 其他原则

　　1. coms芯片 未使用的 引脚 不能悬空 危险 。 通过电阻接地或者电源

　　2. RC电路吸收 继电器的放电电流

　　3.总线上加10K左右的上拉电阻 有助于抗干扰

　　4.采用全译码有更好的抗干扰性

　　5.元器件不用引脚通过10K上拉电阻接地源

　　6.总线 尽量短 尽量保持一样的长度

　　7.两层之间的布线尽量垂直

　　8.发热元器件尽量避开敏感器件

　　元器件分类：