电子发烧友网 > 可编程逻辑 > 正文

基于Nios II嵌入式系统的FPGA配置文件下载更新设计

2019年01月04日 14:15 次阅读

现场可编程门阵列(FPGA,Field Programmable Gate Array)是一种高密度可编程逻辑器件,其逻辑功能是通过把设计生成的数据文件配置进芯片内部的静态配置数据存储器(SRAM )来实现的,具有可重复编程性,可以灵活实现各种逻辑功能。由于FPGA器件采用的是SRAM 工艺,在断电的情况下FPGA内的配置数据将丢失。所以,在典型的采用FPGA器件的电子系统中通常将FPGA 的配置数据存放于其兼容的SPROM 中,上电时由控制电路将SPROM中的配置数据装入FPGA器件中。但是通常的SPROM价格昂贵,且是一次性,不利于FPGA程序的更新,所以有必要分析FPGA 的配置原理,采用廉价、能重复使用的方式配置FPGA。

本文主要根据Altera公司手册及以前的经验,设计和完成了一种新的FPGA配置文件下载更新的方法。其主要原理是在每次启动系统时,由配置控制器从Flash中读出FPGA配置文件,再下载到FPGA中以完成器件的配置功能。当系统需要升级更新FPGA配置文件时,可通过网络或者由主机通过JTAG(Joint Test Action Group)接口(未联网时)将配置文件发送给基于Nios II处理器的嵌入式系统中,由Nios II处理器更新系统中的Flash。当Flash内容更新后,系统就可实现在加电时由配置控制器自动将配置文件下载到FPGA中。而配置控制器是采用复杂可编程逻辑器件(CPLD,Complex Programmable Logic Device),主要功能是实现并串转换。这样在不需要任何硬件动作和专业软件的情况下,只需要进行常规软件操作就可以更新FPGA的配置文件。不仅节约了成本,还有效地缩小了系统体积,有利于以后系统工程的升级更新。

1 基于Nios II的嵌入式系统简介

Nios II是Altera公司在第一代软核处理器Nios的基础上于2004年5月为其FPGA产品配套开发的软核CPU。Nios II是一种采用流水线技术、单指令流的基于RISC技术的通用嵌入式软核处理器、哈佛体系结构,地址、数据、指令均为32位,最高性能可达到200DMIPS (Dhrystones MIPS)。Nios II系统中的外设具有可配置性,用户可根据实际应用来裁剪,并且Nios II处理器有很好的自定义指令支持,大部分指令均可以在一个时钟周期内完成,这也是可配置处理器的优势所在。Nios II在逻辑功能上是32位的精简指令集CPU;而在实现方式上,它是在FPGA上通过编程方式实现的,这也是与传统的CPU一个根本差别。Nios II的总线方式也采用了一种简单的总线体系结构——Avalon总线。该软核CPU为可编程片上系统SOPC给用户提供了一套综合解决方案,它可以与用户自定义逻辑结合构成SOC系统,并下载到Altera的FPGA 芯片中,使得FPGA在嵌入式系统领域的地位越来越重要。

基于Nios II的嵌入式系统主要实现了绞线式列车总线(WTB,Wire Train Bus) 网络节点机的功能,该系统是基于SOPC技术,首先定制Nios II的嵌入式CPU、必要的外部和相关配置的芯片,然后按照WTB标准和Nios II特有的Avalon总线接口设计并通过VHDL实现MAU的功能,由Nios II来控制WTB网络通信功能。基于Nios II嵌入式软核WTB网络节点机硬件体系结构主要由FPGA、Flash nemory、SSRAM Memory、MAX7000配置控制器等硬件组成。FPGA 采用Altera公司的Cyclone系列的EP1C6Q240C8,使用Altera公司的MAX7000系列的EPM7256配置控制器完成对EP1C6Q240C8的配置,基于Nios II的嵌入式系统的原理图如图1所示。

基于Nios II嵌入式系统的FPGA配置文件下载更新设计

其中图中的JTAG2表明有2个JTAG接口,一个用来在线配置调试,一个用来下载更新配置文件。

2 FPGA 器件的配置方式

FPGA的配置方式分为主动方式(AS,AcTIve Serial)、被动方式(PS,Passive Serial)和JTAG方式,数据宽度有8位并行方式和串行方式两种。在主动模式下,FPGA在上电后,由PLD器件引导配置操作过程,它控制着外部存储器和初始化过程,自动将配置数据从相应的外存储器读入到SRAM 中,实现内部结构映射;而在被动模式下,FPGA则作为从属器件,由相应的控制电路或微处理器提供配置所需的时序,实现配置数据的下载。

下面对基于ICR(In-Circuit Reconfigurability)FPGA器件的配置方式进行详细分析:

(1) 主动串行方式(AS,AcTIve Serial):主要使用EPC配置器件,适应用低速设备的配置;

(2) 被动串行方式(PS,Passive Seria1):使用配置控制器的串行接口;

(3) 被动并行同步方式(PPS,Passive Parallel Synchronous):使用配置控制器的并行同步接口;

(4) 被动并行异步方式(PPA,Passive Parallel Asynchronous):使用配置控制器的并行异步接口;

(5) 边界扫描方式(JTAG,Joint Test AcTIon Group):使用JTAG下载电缆。

基于AS方式配置使用EPC配置器件进行配置时,首先将配置文件从计算机下载到EPC配置器件中去,然后由EPC配置器件控制配置时序对FPGA进行配置。EPC配置器件有一次可编程和可擦写编程型两种:一次可编程型芯片只能写入一次,不适于开发阶段反复调试、修改及产品的方便升级;可擦除编程型价格昂贵,且容量有限,对于容量较大的可编程逻辑器件,需要多片配置芯片组成菊花链进行配置,增加了系统设计的难度。

使用PS、PPS、PPA方式配置时,配置文件事先是以二进制形式保存在系统ROM 中,然后通过配置控制器将配置数据送进FPGA中。PS是通过串行方式送到FPGA中,PPS是以并行方式送给FPGA。FPGA在其内部将并行数据转换成串行数据,该数据转换时需要外部配置时钟的驱动。比较PS和PPS,所用的配置时间几乎相同,而PS的接口方式比较简单,所以嵌入式系统中通常选择PS方式配置FPGA。使用PPA方式配置数据时,配置控制器将配置数据以并行方式送给FPGA,然后在FPGA内部进行数据串行化处理。与PPS不一样的地方是串行化处理时不需要配置外部时钟的驱动,但接口更复杂,工程中很少使用。

边界扫描方式需要连接计算机,无法在现场使用,嵌入式系统中很少采用这种方式。

通过上述的分析,在嵌入式系统中要使用FPGA时,可以采用专用EPC配置器件、PS、PPS、PPA和CPLD配置器件,但是PS、PPS、PPA比专用EPC配置更具成本和体积优势。在PS、PPS、PPA中,PS又是最优的通信方式。所以在嵌入式系统中,选择利用CPLD配置器件的PS被动串行方式来配置FPGA最为合适。

而本文正是利用CPLD配置控制器基于PS方式进行FPGA配置的新方法,在每次启动系统时,由配置控制器从Flash中读出FPGA配置文件的数据信息,再下载到FPGA中以完成器件的配置功能。当系统需要升级更新FPGA配置文件时,可通过网络或者由主机通过JTAG接口(未联网时)将配置文件发送给基于Nios II处理器的嵌入式系统中,由Nios II处理器更新系统中的Flash。当Flash内容更新后,系统就可实现在加电时由CPLD配置控制器自动将配置文件下载到FPGA中。这样在不需要任何硬件动作和专业软件的情况下,只需要进行常规软件操作就可以更新FPGA的配置文件。CPLD配置控制器主要是在配置FPGA时将FLASH存放的配置文件中的并行数据转化为串行数据,实现系统的加电自运行。

3 嵌入式系统中FPGA 的配置电路设计

3.1 PS方式配置时序

在嵌入式系统中,配置控制器可以产生配置时序,能够和FPGA直接通信,将FLASH 中的配置文件传输到FPGA 的SRAM 中去。通常使用PS被动串行方式进行配置FPGA,下面就通信中使用到的5根信号线的配置时序进行说明。

5根信号线分别为nCONFIG、nSTATUS、CONF_DONE、DCLK、DATA,连接配置控制器的5个I/O 口和对应的FPGA的引脚,配置时序图如图2所示。

基于Nios II嵌入式系统的FPGA配置文件下载更新设计

配置控制器上的5个I/O端口连接上述5个信号线。其中连接nCONFIG、DCLK、DATA端口设置成输出态,nSTATUS、CONF_DONE端口设置成输入态。当配置控制器开始与FPGA通信时,配置控制器首先在nCONFIG上送出一个大于8 um的负脉冲,并且检测nSTATUS 上的信号。当FPGA 接收到nCONFIG上的下降沿时,迅速将nSTATUS和CONF_DONE拉低,并且保持低电平信号一直到nCONFIG抬高电平。当nCONFIG上抬高电平后过1 um,nSTATUS也将电平抬高,配置控制器检测到nSTATUS上的变化后认为FPGA 已经做好了接收数据的准备。下一步配置控制器将产生配置时钟脉冲,配置时钟的第一个上升沿至少要比nSTATUS上升沿晚1 um。又由于配置数据和配置时钟上升沿同步,所以在配置时钟上升沿发生之前,数据线必须已经有了配置数据信号。配置数据是按照低位在前高位在后的顺序把数据送上数据线。当所有数据都传输完毕后,CONF_DONE线上电平被抬高以示配置完毕。如果传输中出现了异常,FPGA迫使nSTATUS拉低电平,配置控制器一旦检测到了这种现象将重新开始配置。由于配置文件中已经包含了FPGA初始化的一些代码,所以传输完配置文件后,FPGA就可以正常工作了。

3.2 基于CPLD配置控制器的配置电路设计

CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助Quartus II开发软件平台,通过JTAG下载电缆将代码传送到目标芯片中,实现系统配置所需的时序要求和功能需求。而更重要的是CPLD配置控制器可以进行上万次的烧写操作。

嵌入式系统中FPGA 的PS方式配置方式电路设计如图3所示。FPGA和FLASH、SSRAM组成了一个最基本的嵌入式系统,其中将Nios II软核处理器嵌入到FPGA中。FLASH 作为程序的存储器,其中存储着系统的整个软件应用程序和配置文件。SSAM作为系统程序运行空间,可以有效地解决配置控制器自身SRAM容量小的问题。

基于Nios II嵌入式系统的FPGA配置文件下载更新设计

在图3所示的设计中,MSEL0和MSEL1是配置专用线,如果MSEL0接高电平(VCC),MSEL1接地(GND),则此时的配置模式为PS模式; 如果MSELO 和MSEL1都接地(GND),则配置模式为AS模式。CPLD控制器的控制信号MAX_control_signal主要包括flash_CS_n (片选)、flash_OE_n (输出使能)、flash_RW_n (读写使能)、flash_RESET_n(重置)、flash_BYTE_n (字节传输)等信号线。

配置文件通过Altera的Quartus II软件以.pof(Programmer Object Files)文件格式下载到EPM7256配置控制器内,如果配置有错误,该配置控制器可以进行多次下载,直至最终完成配置功能。

FLASH中存储的程序包括系统配置程序文件、软件程序,其格式为.flash。系统加电后,配置控制器从FLASH 的0地址开始将配置文件进行并/串转换后(即将图3中的flash_DATA[7..0]转换为DATA0)加载到FPGA中,完成系统加电时的自动配置功能;同时Nios II处理器将FLASH 中的应用程序移至到SSRAM 中运行,从而实现嵌入式系统的初运行。通过Nios II IDE工具可以将配置文件FPGA 的.sof文件格式转换为Flash存储器所需要的。 flash文件格式。

4 配置文件的设计与实现

为了确保配置过程的正确,提高系统的配置性能,在配置文件设计时应严格按照FPGA的Ps配置流程进行,并在配置过程中始终监控配置工作状态,在完善的配置程序配合下可以纠正如上电次序导致配置不正常等错误。该配置程序是采用VHDL语言编写的,编写完成后,将配置文通过JTAG接口下载到EPM7256配置控制器内,根据图2的PS配置时序,其配置流程如下:

(1)配置信号的初始化:DATAO=0,DCLK=0,nCONFIG=0,CONF_DONE=1和nSTATUS=1,并保持2 us以上。

(2)检测nSTATUS,如果为“0”,表明FPGA 已响应配置,可开始进行配置,否则报错,并返回1。正常情况下,nCONFIG=0后1 us内nSTATUS为“0”。

(3)置nCONFIG=1,并延时5 us。

(4)DATAO上放置数据(低位在前),DCLK=1,延时。

(5)DCLK=0,并检测nSTATUS,若为“0”,则报错,重返1。

(6)准备下一位数据,并重新执行(4)、(5),直到数据发送完为止。

(7)此时CONF_DONE应变成“1”,表明FPGA已完成配置,如果数据发送完后,CONF_DONE为“0”,必须重新配置返回1。

(8)配置完成后,再送出299个周期(Cyclone要求的)的DCLK,以便FPGA完成初始化。

5 结束语

本文介绍了通过用CPLD 的MAX7000 系列配置控制器EPM7256和Flash实现Cyclone系列的EP1C6Q240C8 FPGA配置文件下载更新的方法。与传统的JTAG或PROM 串行下载配置方法相比,此方法具有更新配置文件灵活方便、易于操作、更加有利于系统配置文件的升级等特点。与常用的串行配置方法相比,该配置方法更具有配置时间短,准确率高、易于实现等优点。虽然该配置控制电路是为配置Altera公司cyclone系列的FPGA器件而设计的,但稍加修改也适用于其它系列的。FPGA器件,故其有一定的通用性,采用此方法特别适用于需要不断更新的系统设计中,具有较为广阔的应用前景。

下载发烧友APP

打造属于您的人脉电子圈

关注电子发烧友微信

有趣有料的资讯及技术干货

关注发烧友课堂

锁定最新课程活动及技术直播

电子发烧友观察

一线报道 · 深度观察 · 最新资讯
收藏 人收藏
分享:

评论

相关推荐

基于LabVIEW FPGA模块程序设计特点的F...

为了解决基于LabVIEWFPGA模块的DMAFIFO深度设定不当带来的数据不连续问题,结合LabV...

发表于 2019-01-04 14:25 0次阅读
基于LabVIEW FPGA模块程序设计特点的F...

图像处理FPGA 设计基本方法和代码

发表于 2019-01-04 13:59 20次阅读
图像处理FPGA 设计基本方法和代码

SDSoC:无需写硬件代码在C/C+开发完整系统

发表于 2019-01-04 13:30 28次阅读
SDSoC:无需写硬件代码在C/C+开发完整系统

FPGA加速卡PCB设计考虑

发表于 2019-01-04 11:36 28次阅读
FPGA加速卡PCB设计考虑

请问如何强制我的计算机使用Nodelocked许可证?

发表于 2019-01-04 11:17 5次阅读
请问如何强制我的计算机使用Nodelocked许可证?

FPGA已远远超出了现在体系结构的探索 为未来的...

该系列器件现在包括从基本的可编程逻辑一直到复杂的SoC。在各种应用领域(包括汽车,AI,企业网络,航...

发表于 2019-01-03 15:38 138次阅读
FPGA已远远超出了现在体系结构的探索 为未来的...

【限时下载】赛灵思开发者大会,资料大集锦!

赛灵思开发者大会北京站的全部演讲内容现已开放,现整理供大家下载学习

发表于 2019-01-03 15:32 0次阅读
【限时下载】赛灵思开发者大会,资料大集锦!

FPGA和DSP明争暗斗 意图抢占20亿美元高性...

经过20多年的努力后,在工艺技术进步和市场需求的推动下,“大器晚成”的FPGA终于从外围逻辑应用进入...

发表于 2019-01-03 15:32 138次阅读
FPGA和DSP明争暗斗 意图抢占20亿美元高性...

嵌入式系统中内存该如何分配 本文告诉你答案

究竟应用使用静态分配还是动态分配,一直是嵌入式系统设计中一个争论不休的总是。当然,最合适的答案是对于...

发表于 2019-01-03 15:28 48次阅读
嵌入式系统中内存该如何分配 本文告诉你答案

海量干货分享!XDF(赛灵思开发者大会)北京站各分论坛演讲资料公布

发表于 2019-01-03 15:19 997次阅读
海量干货分享!XDF(赛灵思开发者大会)北京站各分论坛演讲资料公布

电路设计[FPGA]设计经验分享

发表于 2019-01-03 14:19 91次阅读
电路设计[FPGA]设计经验分享

用于ADAS和自动驾驶的FPGA的案例

发表于 2019-01-03 13:26 71次阅读
用于ADAS和自动驾驶的FPGA的案例

Zynq UltraScale + MPSoC USB 3.0 CDC器件类设计

发表于 2019-01-03 09:59 83次阅读
Zynq UltraScale + MPSoC USB 3.0 CDC器件类设计

Zynq UltraScale + MPSoC Ubuntu第2部分 - 从源代码构建和运行Ubuntu桌面

发表于 2019-01-03 09:43 84次阅读
Zynq UltraScale + MPSoC Ubuntu第2部分 - 从源代码构建和运行Ubuntu桌面

Zynq UltraScale + MPSoC Ubuntu第1部分 - 运行预构建的Ubuntu映像和Power Advantage工具

发表于 2019-01-03 09:38 64次阅读
Zynq UltraScale + MPSoC Ubuntu第1部分 - 运行预构建的Ubuntu映像和Power Advantage工具

基于FPGA的均值滤波算法的实现

  我们为了实现动态图像的滤波算法,用串口发送图像数据到FPGA开发板,经FPGA进行图像处理算法后...

发表于 2019-01-02 16:26 65次阅读
基于FPGA的均值滤波算法的实现

FPGA为嵌入式设计带来了强大的功能与灵活性

尽管 FPGA 为嵌入式设计带来了强大的功能与灵活性,但额外的开发流程也给设计工作增加了新的复杂性和...

发表于 2019-01-02 15:29 69次阅读
FPGA为嵌入式设计带来了强大的功能与灵活性

基于SRAM的FPGA的问世标志着现代可重构技术...

由于数字逻辑系统功能复杂化的需求,单片系统的芯片正朝着超大规模、高密度的方向发展。对于一个大规模的数...

发表于 2019-01-02 15:10 49次阅读
基于SRAM的FPGA的问世标志着现代可重构技术...

嵌入式系统是嵌入式软件和集成电路发展的根本

嵌入式系统是将先进的计算机技术、半导体技术和电子技术与各个行业的具体应用相结合后的产物。这一点就决定...

发表于 2019-01-02 15:06 236次阅读
嵌入式系统是嵌入式软件和集成电路发展的根本

蜂鸟FPGA开发板及蜂鸟JTAG下载器讲解说明:...

本系列主要就蜂鸟FPGA开发板及蜂鸟JTAG下载器进行讲解说明。由于RTOS需要占用一定系统资源,只...

发表于 2019-01-02 15:06 143次阅读
蜂鸟FPGA开发板及蜂鸟JTAG下载器讲解说明:...

基于ARM处理器的汽车尾气遥测仪

一种以ARM处理器为核心的汽车尾气遥测仪的设计。对该遥测仪的工作原理、系统设计与嵌入式软硬件实现作了...

发表于 2019-01-01 13:08 86次阅读
基于ARM处理器的汽车尾气遥测仪

Verilog如何编程?Verilog编程知识点...

FPGA的设计就是将自己想要实现的逻辑通过计算机能够理解的语言描述出来,并让计算机根据FPGA内部的...

发表于 2019-01-01 10:13 145次阅读
Verilog如何编程?Verilog编程知识点...

FPGA的蜕变之旅——7nm的ACAP

虽然FPGA一直在数十亿美元的小众市场行走,在整个千亿元级IC大盘中只占据一隅,但并不妨碍它的追逐之...

发表于 2019-01-01 10:10 164次阅读
FPGA的蜕变之旅——7nm的ACAP

嵌入式大牛的10年Bug调试经验分享

作者十年来做过小的嵌入式系统,大的电信系统以及基于web的系统。使用过C ++,Ruby,Java和...

发表于 2019-01-01 09:03 162次阅读
嵌入式大牛的10年Bug调试经验分享

基于IAP的嵌入式系统升级方案

本文描述了基于IAP和网口升级该嵌入式系统的方法,其中处理器为NXP公司的ARM Cortex-M3...

发表于 2019-01-01 08:40 362次阅读
基于IAP的嵌入式系统升级方案

嵌入式系统测试的三道复习题资料概述

一请论述复杂的嵌入式软件系统架构模型的组成,以及这种模型的优点。 二请论述常见的特殊目的寄存器的作...

发表于 2018-12-31 11:47 258次阅读
嵌入式系统测试的三道复习题资料概述

采用低成本的安全处理器保护自动化设计

以智能家居网关为例,它连接和管理着多个设备,比如远程恒温器控制、家庭监控和照明系统等。想象智能家居中...

发表于 2018-12-31 11:46 265次阅读
采用低成本的安全处理器保护自动化设计

并行PCB设计有哪些关键准则和评估应考虑的四个问...

随着它们承载的器件的复杂性提高,PCB设计也变得越来越复杂。相当长一段时间以来,电路设计工程师一直相...

发表于 2018-12-31 10:06 379次阅读
并行PCB设计有哪些关键准则和评估应考虑的四个问...

通过与英特尔技术相结合 FPGA可以更好地充分释...

众所周知,人才是城市建设的主力军,但是只有户口没有产业,人才也无法真正扎根,因此吸引人才的关键并不只...

发表于 2018-12-30 17:20 438次阅读
通过与英特尔技术相结合 FPGA可以更好地充分释...

英特尔全球最大的FPGA创新中心落户重庆,除了A...

人工智能对算力的需求吸引了众多公司研发AI芯片,但仅靠一种芯片难以满足AI需求,因此,无论是传统架构...

发表于 2018-12-29 16:10 659次阅读
英特尔全球最大的FPGA创新中心落户重庆,除了A...

关于嵌入式系统可视化集成开发平台的详细剖析

嵌入系统开发已经趋于规范化,但是嵌入式系统的开发并不像在普通PC机上进行软件开发那样容易,它同样需要...

发表于 2018-12-29 15:22 349次阅读
关于嵌入式系统可视化集成开发平台的详细剖析

在OpenBus系统基础上的FPGA嵌入式设计方...

现场可编程门阵列FPGA(Field Programmable Gate Array)是美国Xili...

发表于 2018-12-29 15:07 385次阅读
在OpenBus系统基础上的FPGA嵌入式设计方...

一种使用ARM+FPGA高速访问USB设备的设计...

目前FPGA通过USB接口获取USB设备中数据的方案大致分为两大类,一类为在FPGA内部实现USB设...

发表于 2018-12-29 15:00 452次阅读
一种使用ARM+FPGA高速访问USB设备的设计...

仿真软件ModelSim及其应用,ModelSi...

ModelSim不仅可以用于数字电路系统设计的功能仿真,还可以应用于数字电路系统设计的时序仿真。 M...

发表于 2018-12-29 11:35 582次阅读
仿真软件ModelSim及其应用,ModelSi...

教你如何轻松玩转FPGA开发

FPGA代码其中一个最重要的步骤就是仿真。仿真简单的说,就是验证代码是否正确,其中就包含了很多仿真的...

发表于 2018-12-29 10:29 1644次阅读
教你如何轻松玩转FPGA开发

一种基于Xilinx FPGA的部分动态可重构技...

随着现代通信技术的迅速发展,信号的调制方式向多样化发展,解渊技术也随之不断向前发展。为了对高速大带宽...

发表于 2018-12-28 15:33 441次阅读
一种基于Xilinx FPGA的部分动态可重构技...

Arduino再次向世界证明:没有Arduino...

Vidor中使用的Intel Cyclone 10CL016 FPGA具有16,000个逻辑单元,5...

发表于 2018-12-28 15:23 708次阅读
Arduino再次向世界证明:没有Arduino...

由于经济下滑损及开发预算减少 嵌入式系统设计者正...

由于经济下滑损及开发预算减少,嵌入系统设计者正在转向FPGA(现场可编程门阵列)技术,以缩减开发周期...

发表于 2018-12-27 14:54 745次阅读
由于经济下滑损及开发预算减少 嵌入式系统设计者正...

FPGA的奇点正在来临 英特尔顺应时势选择戴尔易...

近年来,伴随着AI人工智能、深度学习、神经网络等技术的突飞猛进,可编程的“万能芯片”FPGA(Fie...

发表于 2018-12-27 14:34 587次阅读
FPGA的奇点正在来临 英特尔顺应时势选择戴尔易...

在嵌入式系统上的MiniGUI应用开发过程详解

为目标嵌入式产品选择适合的嵌入式图形支持系统成为与选择嵌入式操作系统一样颇具挑战性。本土公司开发的M...

发表于 2018-12-26 15:59 560次阅读
在嵌入式系统上的MiniGUI应用开发过程详解

系统设计日益复杂 要求高性能FPGA的设计与PC...

复杂度日益增加的系统设计要求高性能FPGA的设计与PCB设计并行进行。通过整合FPGA和PCB设计工...

发表于 2018-12-26 15:50 499次阅读
系统设计日益复杂 要求高性能FPGA的设计与PC...

基于FPGA的可重构系统设计及结构分析详解

电子系统功能实现的模式不外硬件和软件两种。基于冯。诺依曼或者哈佛体系结构的通用微处理器(MPU、MC...

发表于 2018-12-26 15:40 497次阅读
基于FPGA的可重构系统设计及结构分析详解

半导体一周要闻:中微董事长尹志尧荣登“2018年...

越来越多的中国企业尝试进入芯片制造领域,2018年来,国内相继7家功率半导体制造厂开工,有华虹宏力无...

发表于 2018-12-25 17:16 2054次阅读
半导体一周要闻:中微董事长尹志尧荣登“2018年...

关于FPGA在开源方面的探索浅析

开源硬件领域MCU板卡很火,著名的Arduino、树莓派(Raspberry Pi)、Micro:b...

发表于 2018-12-25 15:44 510次阅读
关于FPGA在开源方面的探索浅析

Achronix推出全新EFPGA项目,帮工程师...

基于现场可编程门阵列(FPGA)的硬件加速器器件和高性能嵌入式FPGA半导体知识产权(eFPGA I...

发表于 2018-12-24 14:47 482次阅读
Achronix推出全新EFPGA项目,帮工程师...

Python on ZYNQ让大一学生也能轻松搭...

PYNQ-Z2最重要的特点是可以使用Python进行编程,并且提供了基于Web访问的Jupyter ...

发表于 2018-12-24 13:50 489次阅读
Python on ZYNQ让大一学生也能轻松搭...

如何来学习嵌入式系统 嵌入式系统应该了解的知识点

定义:以应用为中心,以计算机技术为基础,软硬件可裁剪,适应应用系统对功能、可靠性、成本、体积、功耗严...

发表于 2018-12-24 10:27 298次阅读
如何来学习嵌入式系统 嵌入式系统应该了解的知识点

大牛分享嵌入式学习经历和心得

作为一名在嵌入式行业摸爬滚打许久的老鸟,回想自己的经历之路,那么漫长可又仿佛近在眼前。随着学生的日益...

发表于 2018-12-24 09:45 401次阅读
大牛分享嵌入式学习经历和心得

Achronix新一代嵌入式FPGA IP为AI...

2016年,Achronix推出的Speedcore成为首款向客户出货的嵌入式FPGA(eFPGA)...

发表于 2018-12-23 16:29 796次阅读
Achronix新一代嵌入式FPGA IP为AI...

关于高速RS 232/422信号仿真器的设计详细...

随着我国航空技术的不断发展,我国新研制了众多不同型号和不同用途的飞机。这些飞机以及这些飞机上电子设备...

发表于 2018-12-23 16:19 486次阅读
关于高速RS 232/422信号仿真器的设计详细...

英特尔的全新芯片架构和六大技术新动向战略说明

北京时间12月12日对英特尔来说大事连连,在北京,正举办20岁生日的英特尔中国研究院的隔壁楼房着了大...

发表于 2018-12-23 14:29 897次阅读
英特尔的全新芯片架构和六大技术新动向战略说明

FPGA成数百家嵌入式视觉企业开发首选 用于机器...

已有几家初创企业在开发专门的机器学习芯片,但上述这些应用不仅仅要集成机器学习,还有计算机视觉,传感器...

发表于 2018-12-23 14:03 1452次阅读
FPGA成数百家嵌入式视觉企业开发首选 用于机器...

eFPGA的工作方式与FPGA芯片类似 其中有可...

这七家公司基本囊括了3种商业模式和技术实现途径,Achronix算是同时提供FPGA和eFPGA的公...

发表于 2018-12-23 13:51 194次阅读
eFPGA的工作方式与FPGA芯片类似 其中有可...

嵌入式系统编程软件架构的C语言模块化程序设计的概...

模块划分的"划"是规划的意思,意指怎样合理的将一个很大的软件划分为一系列功能独立的部分合作完成系统的...

发表于 2018-12-23 11:56 564次阅读
嵌入式系统编程软件架构的C语言模块化程序设计的概...

人工智能推动FPGA发展,各大科技巨头各有发展布...

在人工智能芯片应用上,多种技术路线竞相碰撞,各呈优劣。谷歌、地平线等厂商基于ASIC定制化方案,针对...

发表于 2018-12-23 10:03 996次阅读
人工智能推动FPGA发展,各大科技巨头各有发展布...

Xilinx FPGA时钟信号的分配策略

如果输入信号需要反相,则要尽可能的调用输入带反相功能的符号,而不是使用分离的反相器来进行反相

发表于 2018-12-22 15:05 142次阅读
Xilinx FPGA时钟信号的分配策略

获取Xilinx FPGA的DNA的两个方法

Xilinx每一个FPGA都有一个独特的ID,也就是Device DNA,这个ID相当于我们的身份证...

发表于 2018-12-22 14:31 148次阅读
获取Xilinx FPGA的DNA的两个方法

基于FPGA加速的两位资深玩家联合

FPGA是加速许多类型计算工作负载的出色平台,特别是那些数据通路适用于大规模并行运算的工作负载。FP...

发表于 2018-12-22 14:12 95次阅读
基于FPGA加速的两位资深玩家联合

一种基于FPGA的带死区的SPWM波形产生的设计...

PWM(Pulse Width Modulation)是通过调节输出波形的脉冲宽度来改变输出电压大小...

发表于 2018-12-21 15:36 675次阅读
一种基于FPGA的带死区的SPWM波形产生的设计...

英特尔深度聚集产业资源 加速以FPGA为核心的全...

2018年12月19日,重庆——“英特尔FPGA中国创新中心”(简称:创新中心)今天在重庆举办了盛大...

发表于 2018-12-21 15:24 220次阅读
英特尔深度聚集产业资源 加速以FPGA为核心的全...

国产FPGA的新机会和旧问题

FPGA因为具有时延小、灵活性高等特点,在通信、工业、汽车等领域都有广泛应用,在不久前的2018年F...

发表于 2018-12-21 15:22 2078次阅读
国产FPGA的新机会和旧问题

英特尔FPGA中国创新中心正式落成开幕 中国FP...

因为拥有高性能、低功耗和灵活性强等优势,FPGA从面世以来就受到了广发开发者的欢迎。尤其是在近年来大...

发表于 2018-12-21 15:20 184次阅读
英特尔FPGA中国创新中心正式落成开幕 中国FP...

Vivado FPGA设计基础操作流程:Viva...

选择器件或者板卡。Parts表示器件,当然如果是板卡就点击Boards。器件可以根据系列去选,也可以...

发表于 2018-12-21 10:44 437次阅读
Vivado FPGA设计基础操作流程:Viva...

英特尔、FPGA、重庆这三者到底能产生怎样的火花

标题这个问句有三个关键词——英特尔、FPGA、重庆,这三者组合在一起会有怎样的化学反应呢?

发表于 2018-12-21 08:57 658次阅读
英特尔、FPGA、重庆这三者到底能产生怎样的火花

一个简单的FPGA设计Flow流程示意图

告诉机器该怎么做:将你纸上画好的逻辑关系用计算机工具软件能够理解的语言方式撰写清楚,这个过程叫逻辑输...

发表于 2018-12-20 13:46 391次阅读
一个简单的FPGA设计Flow流程示意图

目前Altera的Cyclone系列低成本FPG...

集成了数据通信、本地服务和视频娱乐功能的高端汽车信息娱乐系统需要高性能的可编程处理技术支持,将FPG...

发表于 2018-12-19 17:03 107次阅读
目前Altera的Cyclone系列低成本FPG...

为了发挥FPGA硬件实现的速度优势 算法进行优化...

“No PP,No WAY”这是个眼见为实的世界,这是个视觉构成的信息洪流的世界。大脑处理视觉内容的...

发表于 2018-12-19 16:42 286次阅读
为了发挥FPGA硬件实现的速度优势 算法进行优化...

全球最大的聚焦FPGA技术与生态的创新中心落户重...

近日,英特尔FPGA中国创新中心正式在西永微电子产业园揭幕。

发表于 2018-12-19 14:53 586次阅读
全球最大的聚焦FPGA技术与生态的创新中心落户重...

简评FPGA——Arduino MKR Vido...

Arduino MKR Vidor 4000的出现确实让我挺意外的,为何?因为它是一款FPGA开发板...

发表于 2018-12-19 14:31 383次阅读
简评FPGA——Arduino MKR Vido...

基于sopc嵌入式文字识别系统设计

设计了一种基于SoPC的嵌入式文字识别系统。在FPGA平台下,基于SoPC框架搭建软硬件协同系统,设...

发表于 2018-12-19 11:43 212次阅读
基于sopc嵌入式文字识别系统设计

TMP411 ±1°C Programmable...

TMP411设备是一个带有内置本地温度传感器的远程温度传感器监视器。远程温度传感器,二极管连接的晶体管通常是低成本,NPN或PNP型晶体管或二极管,是微控制器,微处理器或FPGA的组成部分。 远程精度为±1 °C适用于多个设备制造商,无需校准。双线串行接口接受SMBus写字节,读字节,发送字节和接收字节命令,以设置报警阈值和读取温度数据。 TMP411器件中包含的功能包括:串联电阻取消,可编程非理想因子,可编程分辨率,可编程阈值限制,用户定义的偏移寄存器,用于最大精度,最小和最大温度监视器,宽远程温度测量范围(高达150°C),二极管故障检测和温度警报功能。 TMP411器件采用VSSOP-8和SOIC-8封装。 特性 ±1°C远程二极管传感器 ±1°C本地温度传感器 可编程非理想因素 串联电阻取消 警报功能 系统校准的偏移寄存器 与ADT7461和ADM1032兼容的引脚和寄存器 可编程分辨率:9至12位 可编程阈值限...

发表于 2018-09-19 16:35 12次阅读
TMP411 ±1°C Programmable...

TMP468 具有引脚可编程的总线地址的高精度远...

TMP468器件是一款使用双线制SMBus或I 2 C兼容接口的多区域高精度低功耗温度传感器。除了本地温度外,还可以同时监控多达八个连接远程二极管的温度区域。聚合系统中的温度测量可通过缩小保护频带提升性能,并且可以降低电路板复杂程度。典型用例为监测服务器和电信设备等复杂系统中不同处理器(如MCU,GPU和FPGA)的温度。该器件将诸如串联电阻抵消,可编程非理想性因子,可编程偏移和可编程温度限值等高级特性完美结合,提供了一套精度和抗扰度更高且稳健耐用的温度监控解决方案。 八个远程通道(以及本地通道)均可独立编程,设定两个在测量位置的相应温度超出对应值时触发的阈值。此外,还可通过可编程迟滞设置避免阈值持续切换。 TMP468器件可提供高测量精度(0.75°C)和测量分辨率(0.0 625°C)。该器件还支持低电压轨(1.7V至3.6V)和通用双线制接口,采用高空间利用率的小型封装(3mm×3mm或1.6mm×1.6mm),可在计算系统中轻松集成。远程结支持-55°C至+ 150°C的温度范围。 特性 8通道远程二极管温度传感器精度:±0.75&...

发表于 2018-09-18 16:05 12次阅读
TMP468 具有引脚可编程的总线地址的高精度远...