侵权投诉

FPGA设计论坛

文章:26 被阅读:27611 粉丝数:2 关注数:0 点赞数:0

UART和波特率两者如何区分

什么是 UART UART是一种通用串行数据总线,用于异步通信。该总线双向通信,可以实现全双工传输和....
的头像 FPGA设计论坛 发表于 10-19 17:54 353次 阅读

探究关于数字电路的一些基础知识

1.常用门电路图 2.逻辑代数的基本定理----化简时比较好用 反演定理:对于任意一个逻辑式 Y,若....
的头像 FPGA设计论坛 发表于 10-11 15:04 319次 阅读
探究关于数字电路的一些基础知识

简述FPGA时钟约束时钟余量超差解决方法

在设计FPGA项目的时候,对时钟进行约束,但是因为算法或者硬件的原因,都使得时钟约束出现超差现象,接....
的头像 FPGA设计论坛 发表于 10-11 14:52 233次 阅读
简述FPGA时钟约束时钟余量超差解决方法

FPGA时序约束的概念和基本策略

A 时序约束的概念和基本策略 时序约束主要包括周期约束(FFS到FFS,即触发器到触发器)和偏移约束....
的头像 FPGA设计论坛 发表于 09-30 15:17 418次 阅读

FPGA如何使用RAM分区循环移位法实现解交织器

本文分析了卷积交织和解交织的基本原理,然后采用Altera 的FPGA器件,用RAM分区循环移位法来....
的头像 FPGA设计论坛 发表于 09-28 17:53 561次 阅读

eFPGA能针对特定子市场或相邻市场量身打造SoC

嵌入式FPGA (eFPGA)由于可为人工智能(AI)工作负载提供支持与灵活度,这项业务正开始掀起波....
的头像 FPGA设计论坛 发表于 09-28 17:50 540次 阅读

如何检测集成电路的好坏

一、不在路检测 这种方法是在ic未焊入电路时进行的,一般情况下可用测量各引脚对应于接地引脚之间的正、....
的头像 FPGA设计论坛 发表于 09-28 17:47 599次 阅读

EDA技术进行系统的设计的几个特点

EDA技术进行系统的设计,具有以下几个特点: 1. 软件硬化,硬件软化 软件硬化是指所有的软件设计最....
的头像 FPGA设计论坛 发表于 09-28 17:19 1381次 阅读

System Verilog与verilog的对比

SystemVerilog语言简介 SystemVerilog是一种硬件描述和验证语言(HDVL),....
的头像 FPGA设计论坛 发表于 09-28 17:12 417次 阅读

采用FPGA协处理器实现算法加速教程

当今的设计工程师受到面积、功率和成本的约束,不能采用GHz级的计算机实现嵌入式设计。在嵌入式系统中,....
的头像 FPGA设计论坛 发表于 09-28 10:38 454次 阅读
采用FPGA协处理器实现算法加速教程

介绍3种方法跨时钟域处理方法

跨时钟域处理是FPGA设计中经常遇到的问题,而如何处理好跨时钟域间的数据,可以说是每个FPGA初学者....
的头像 FPGA设计论坛 发表于 09-18 11:33 2075次 阅读
介绍3种方法跨时钟域处理方法

FPGA中同步异步时钟域信号的处理

最常用的约束有IO管脚位置约束和电平幅度约束,这个很好理解。另外,就是对时钟网络约束。这个是很重要的....
的头像 FPGA设计论坛 发表于 09-13 09:29 1746次 阅读

你们知道FIFO最小深度计算吗

FIFO 最小深度计算 例子 - 1:f_wr 》 f_rd,连续读写 写时钟80MHz。 读时钟5....
的头像 FPGA设计论坛 发表于 09-10 09:23 261次 阅读
你们知道FIFO最小深度计算吗

在FPGA设计中FIFO的使用技巧

FIFO是在FPGA设计中使用的非常频繁,也是影响FPGA设计代码稳定性以及效率等得关键因素。在数据....
的头像 FPGA设计论坛 发表于 09-09 11:15 1750次 阅读

FPGA中ROM与RAM相关知识汇总

一、基本概念 最熟悉的两个词语应该是RAM与ROM,RAM(Random Access Memory....
的头像 FPGA设计论坛 发表于 09-08 11:12 2924次 阅读

FPGA芯片配置分类及配置方式

广义的来说,FPGA的配置包括直接使用下载电缆对FPGA器件进行编程、对外部EEPROM和FLASH....
的头像 FPGA设计论坛 发表于 09-06 09:41 1572次 阅读

FPGA的硬件架构和工作原理

一、FPGA的硬件架构和工作原理 1.1早期的PROM技术实现 在上世纪60年代以后,小规模集成电路....
的头像 FPGA设计论坛 发表于 08-10 16:41 1086次 阅读
FPGA的硬件架构和工作原理

VHDL与Verilog硬件描述语言如何用TestBench来进行仿真

VHDL与Verilog硬件描述语言在数字电路的设计中使用的非常普遍,无论是哪种语言,仿真都是必不可....
的头像 FPGA设计论坛 发表于 08-04 14:16 317次 阅读

异步FIFO用格雷码的原因有哪些

异步FIFO通过比较读写地址进行满空判断,但是读写地址属于不同的时钟域,所以在比较之前需要先将读写地....
的头像 FPGA设计论坛 发表于 08-04 14:05 447次 阅读

FPGA设计中的电源管理

过去,FPGA设计者主要关心时序和面积使用率问题。但随着FPGA不断取代ASSP和ASIC器件,设计....
的头像 FPGA设计论坛 发表于 07-28 10:39 3609次 阅读

简述低功耗FPGA设计技术

芯片对功耗的苛刻要求源于产品对功耗的要求。集成电路的迅速发展以及人们对消费类电子产品的需求日新月异,....
的头像 FPGA设计论坛 发表于 07-28 10:30 3139次 阅读

基于SDRAM控制器软核的Verilog设计

目前,在很多通信芯片及系统的开发中,常常需要用到存储容量大、读写速度高的存储器。在各种随机存储器件中....
的头像 FPGA设计论坛 发表于 06-30 09:16 505次 阅读
基于SDRAM控制器软核的Verilog设计

怎样去设计一种基于FPGA的以太网数据传输硬件?

本文研究的是基于FPGA的以太网的MAC层数据处理,目的是能广泛应用于多种嵌入式网络设备的前端设计,....
的头像 FPGA设计论坛 发表于 06-26 12:47 717次 阅读
怎样去设计一种基于FPGA的以太网数据传输硬件?

ARM、DSP、FPGA它们有什么区别?

ARM(Advanced RISC Machines)是微处理器行业的一家知名企业,设计了大量高性能....
的头像 FPGA设计论坛 发表于 06-25 17:08 1238次 阅读

怎么用具有内部数字滤波器的高速ADC简化AFE滤波呢

传统的工业数据采集设计通常需要对模数转换器 (ADC) 之前的模拟前端 (AFE) 进行复杂的滤波处....
的头像 FPGA设计论坛 发表于 06-22 09:54 555次 阅读
怎么用具有内部数字滤波器的高速ADC简化AFE滤波呢

PCI总线如何与中断控制器的信号相连?

PCI总线使用INTA#、INTB#、INTC#和INTD#信号向处理器发出中断请求。
的头像 FPGA设计论坛 发表于 06-21 16:10 395次 阅读