【四旋翼飞行器】76小时吃透四轴算法!史上最强软硬结合实战项目,👉戳此立抢👈

FPGA设计中的RAM的两种实现方法

FPGA学习交流 2018-06-08 11:30 次阅读

        大家好,又到了每日学习的时间了,今天我们来聊一聊在FPGA设计中RAM的两种使用方法,RAM是用来在程序运行中存放随机变量的数据空间,使用时可以利用QuartusII的LPM功能实现RAM的定制。

       软件环境:QuartusII 11.0

       操作系统:win7



       实现方法一、利用LPM_RAM:

       1.首先准备好存储器初始化文件,即.mif文件。

       如何生成mif文件?如下:
       
       mif文件就是存储器初始化文件,即memory initialization file,用来配置RAM或ROM中的数据。生成QuartusII11.0可用的mif文件,有如下几种方式:

       方法A:利用Quartus自带的mif编辑器

       优点:对于小容量RAM可以快速方便的完成mif文件的编辑工作,不需要第三方软件的编辑;

       缺点:一旦数据量过大,一个一个的输入会使人崩溃;

       使用方法:在quartus中,【file】/【new】,选择Memory  Initialization file,弹出如下窗口:
       104616knbcahxq7bb75155.png

       Number of words:可寻址的存储单元数,对于8bit地址线,此处选择256;

       words size:存储单元宽度,8bit;

       然后点击“OK”.
       104616uil479g99ikwtah4.png

       * 在表格中输入初始化数据;
       * 右键单击左侧地址值,可以修改地址和数据的显示格式;
       * 表中任一数据的地址=列值+行值,如图中蓝色单元的地址=24+4=28;
       
       对每个单元填写初始值之后,将文件保存即可。


       方法B:利用mif软件来生成

       无论使用什么编辑器,必须保证mif文件的格式如下:冒号左边是地址,右边是数据;分号结尾;

  DEPTH = 256;

  WIDTH = 8;

  ADDRESS_RADIX = HEX;

  DATA_RADIX = HEX;

  CONTENT

  BEGIN

  0000 : 0000;

  0001 : 0000;

  0002 : 0000;

  ……(此处省略一千字*.*)

  00FA : 00FF;

  00FB : 00FF;

  00FC : 00FF;

  00FD : 00FF;

  00FE : 00FF;

  00FF : 00FF;

  END;

       这里推荐一款mif生成器:Mif_Maker2010.exe,可以百度下载;软件使用方法见如下:
       1.打开软件,【文件】/【新建】;
       2.设置全局参数:
       105041vzt5dwdgtth5a5d5.png

       105042ywb8bmzwzgjvkkwo.png

       3.生成波形:

          以生成正弦波为例:【设定波形】/【正弦波】
       105042hdup22nn2ztlxczc.png

       4.修改波形:

       【手绘波形】/【线条】,鼠标左键选择两个起点,鼠标右键结束,即可绘制任意波形。

       绘制完毕后,再次选择【手绘波形】/【取消手绘】,结束绘制状态;
       105042ub4x1s7b1gp714s5.png
   
       5.保存文件。

       方法C:使用高级语言

          用C语言或者matlab语言等来生成,C语言生成代码如下:本代码生成一个正弦波的数据波形,保存在TestMif.mif中。
#include
#include

#define PI 3.141592
#define DEPTH 128     /*数据深度,即存储单元的个数*/
#define WIDTH 8       /*存储单元的宽度*/

int main(void)
{
   int i,temp;
   float s;

   FILE *fp;
   fp = fopen("TestMif.mif","w");   /*文件名随意,但扩展名必须为.mif*/
   if(NULL==fp)
       printf("Can not creat file!\r\n");
   else
   {
       printf("File created successfully!\n");
       /*
       *    生成文件头:注意不要忘了“;”
       */
       fprintf(fp,"DEPTH = %d;\n",DEPTH);
       fprintf(fp,"WIDTH = %d;\n",WIDTH);
       fprintf(fp,"ADDRESS_RADIX = HEX;\n");
       fprintf(fp,"DATA_RADIX = HEX;\n");
       fprintf(fp,"CONTENT\n");
       fprintf(fp,"BEGIN\n");

       /*
       * 以十六进制输出地址和数据
       */
       for(i=0;i        {
            /*周期为128个点的正弦波*/
           s = sin(PI*i/64);  
           /*将-1~1之间的正弦波的值扩展到0-255之间*/
           temp = (int)((s+1)*255/2);
           /*以十六进制输出地址和数据*/
           fprintf(fp,"%x\t:\t%x;\n",i,temp);
       }//end for
       
       fprintf(fp,"END;\n");
       fclose(fp);
   }
}  

       验证生成的数据是否正确:用记事本打开生成的mif文件,同时用Quartus打开mif文件,内容如下:
       104617nkk3fuv35tuid539.png

       能成功导入,且数据一致,说明生成正确。

       前面的推荐的软件的使用方法以及mif文件生成完毕后,开始接下来的设计。

       本文预先生成了一个正弦波的数据文件,TEST1.mif,可以在QuartusII中打开,以便查看内容:【file】/【open】,在文件类型中选择memory files,打开TEST1.mif,内容如下:
       105914k6e1onzw6f6mf16w.png
     
       2.生成LPM_RAM块

       1)在QuartusII中,【tools】/【megawizard plugin manager】,打开向导,选择【memory compiler】文件夹下的RAM:这里选择单口RAM,

       即:RAM:1-PORT,命名为RAM1P:
       105915mjce31zdqajszgjv.png

         
       2)设置存储深度为128,数据宽度为8bit、选择嵌入式M4K RAM实现、使用单时钟方案:
       105915ka8eal92p2tcd24i.png

    
       3)取消选择“数据输出锁存”,不需要时钟使能端:
       105916avw040egpe25496a.png
       
       4)使用mif初始化该RAM块、允许“在系统(In System)存储器读写”,并将此RAM的ID设置为RAM1:

       * 载入前面生成的存储器初始化文件:TEST1.mif;
       * ID主要用于多RAM系统时,对不同RAM的识别,此处命名为RAM1;
       * 关于“在系统存储器读写”的含义,后续会补一片文章,专门介绍该工具的使用;
       105916uvttikori4sity54.png


       经过以上设置,即可生成一个名字为RAM1P.v的文件,以后就可以对其进行例化和使用。

       3. 对RAM1P.v进行例化,就可以使用,例化方法如下:
module TEST(
   input     [6:0]  address,
   input                clock,
   input     [7:0]  data,
   input                wren,
   output [7:0]   q
);

RAM1P    RAM1P_inst (
   .address ( address ),
   .clock ( clock ),
   .data ( data ),
   .wren ( wren ),
   .q ( q )
   );

endmodule

       推荐使用verilog文本的方式进行例化,十分不赞成用原理图的方式来例化各个模块。

       生成的RTL图:
       105917va0ag00tmjtzjia8.png


       4.对该RAM块进行仿真,以便了解端口的特性:
       105917u5kpkt5rp8k50tkd.png


       * 由于使用的时钟方案为单时钟(single clock),因此无论wren=0还是1,Q都输出address指定的地址中的数据;可以从verilog描述中看出这是利用assign语句实现的(verilog代码见下文)。
       
       * 当wren=1时,将数据输入端data的数据写入到address指定的存储单元内。
       
       输出的数据依次为0x80,0x86,0x8c,0x92……,对比前文所显示的mif文件内容,可以验证mif文件已经成功导入;

       而接下来输出的数据0x0c、0x0d、0x0c、0x0c,是在wren=1期间,由数据输入端data写入到地址04、05、06、07中的数据;

       接下来继续输出0xb0、0xb6……,则仍然为mif中对应地址的初始化数据。

       说明:在编译过程中,如果使用cycloneII器件,可能会出现错误“Error: M4K memory block WYSIWYG primitive……”,解决办法为:

       【ASSIGNMENTS 】/【 SETTING】,找到如下位置,在name中输入“CYCLONEII_SAFE_WRITE”,在DEFAULT SETTING中输入“VERIFIED_SAFE”;

       然后点击add按钮:
       105917yfucu068nf8o865u.png

  



       方法二、使用verilog纯文本的描述方式:

       生成同样功能的RAM块,代码如下:
module RAM1P(
   input     [6:0]  address,
   input            clock,
   input     [7:0]  data,
   input            wren,
   output    [7:0]  q
);

(*  ram_init_file = "TEST1.mif " *)  reg [7:0] mem[127:0];

always@(posedge clock)
   if(wren) mem[address] <= data;  /*在时钟的上升沿写入数据*/
   
assign q = mem[address];
endmodule

       注意此时mif文件载入RAM的方法,是利用文本描述的方式实现的,此种方式有一个缺点,就是不能在modelsim中进行仿真:

       (*  ram_init_file = "TEST1.mif " *)  reg [7:0] mem[127:0];

       对比两种方法的优缺点:
       105918mfb8iqvqrpi4em7p.png


          经过QuartusII的编译报告可以看出,方法二比方法一相比,占用了很多的LE,同时还使用了1024个register,故方法二是十分不经济的,这里给出只是提供一个参考,便于理解LPM_RAM的工作方式,平时应用时,建议使用方法一来构建RAM。

       今天就聊到这里,各位, 加油。

收藏 人收藏
分享:

评论

相关推荐

明德扬FPGA设计模板系列教程-D触发器、波形、代码

在学习verilog之前,我们先学习一下D触发器以及它的代码。FPGA的设计基础是数字电路,因此很多同学会认为我们要先学好数字电...
发表于 01-17 17:24 3次 阅读
明德扬FPGA设计模板系列教程-D触发器、波形、代码

关于MPU, FPGA SoC以及eFPGA

有不少喜欢将FPGA与MPU做比较,其实应用有很大不同。FPGA适合行业个性化定制,如协议、前后仿功....
的头像 工程信号完整性 发表于 01-17 17:18 230次 阅读
关于MPU, FPGA SoC以及eFPGA

整理了一些FPG的知识点和FPGA的进阶路线

熟习一门硬件设想言语(VHDL或Verilog HDL),由于不论在哪种运用范围,HDL言语都是FP....
的头像 EDA365 发表于 01-17 11:44 130次 阅读
整理了一些FPG的知识点和FPGA的进阶路线

什么是保税的IOB?

对不起,我无法在网上找到足够的解释。 我发现的是它必须对fpga上的有效输入/输出数做一些事情。 有人可以向最新的xilinx用户解...
发表于 01-17 10:48 17次 阅读
什么是保税的IOB?

怎么知道一个FPGA的良好工作限制的状态数量

大家好 我们必须写一个vhdl解码器代码 解码器特别是用状态机构建 我们怎么知道对于一个FPGA的好工作有多少状态(例如virt...
发表于 01-17 09:18 73次 阅读
怎么知道一个FPGA的良好工作限制的状态数量

AD9117输出端有脉冲毛刺

在测试AD9117时,用FPGA给DAC一个正弦波的数字信号,在输出端发现有脉冲毛刺出现,在示波器上有毛刺的余晖。在频谱上会...
发表于 01-17 08:19 9次 阅读
AD9117输出端有脉冲毛刺

芯航线FPGA开发板焊接调试记录

芯航线FPGA开发板焊接调试记录       今天,来开帖子讲讲芯航线FPGA开发板的焊接调试过程。芯航线F...
发表于 01-17 06:35 29次 阅读
芯航线FPGA开发板焊接调试记录

FPGA+VS1003+flash方案,播放音频文件耳机没有任何声音

大家好,公司项目采用的是FPGA+VS1003+flash方案,flash用于保存音频文件。目前播放遇到问题了,描述如下: 首先我确认了...
发表于 01-16 23:10 17次 阅读
FPGA+VS1003+flash方案,播放音频文件耳机没有任何声音

SiliconBlue计划生产针对便携消费电子市场的低功耗FPGA

传统型基本具备高性能、传输速度快的特点,因此这些产品都具有DSP(数字信号处理)和高速传输I/O接口....
发表于 01-16 14:40 37次 阅读
SiliconBlue计划生产针对便携消费电子市场的低功耗FPGA

帕克太阳探测器上的FPGA被广泛应用于航空航天领域

8年前,NASA和约翰霍普金斯大学联合立项,投入15亿美元打造一款绕日探测卫星。2018年,这款名为....
发表于 01-16 14:16 79次 阅读
帕克太阳探测器上的FPGA被广泛应用于航空航天领域

使用FPGA通过SPI总线控制AD9266寄存器无法改变寄存器值

使用FPGA通过SPI总线控制AD9266寄存器,可以回读寄存器默认值,但是无法改变寄存器值。 不知道有没有人遇到过同样的问...
发表于 01-16 11:52 29次 阅读
使用FPGA通过SPI总线控制AD9266寄存器无法改变寄存器值

《信号质量测试规范》PDF版的详细资料合集免费下载

本文档的主要内容详细介绍的是信号质量测试规范主要内容包括了:本规范详细说明了单板信号质量测试的方法。....
发表于 01-16 08:00 24次 阅读
《信号质量测试规范》PDF版的详细资料合集免费下载

有了解FDS9435芯片的吗,请问这款芯片可以用FPGA直接控制吗

最近想用这款芯片去控制电源,但是看了数据手册似乎并没有讲的很详细。想问一下这款芯片可以用FPGA直接控制吗还是需要加一个...
发表于 01-15 21:14 68次 阅读
有了解FDS9435芯片的吗,请问这款芯片可以用FPGA直接控制吗

FPGA的一些学习资料

,不多说,看附件 (502.27 KB ) (16.12 MB ) (8.44 MB ) (22.75 MB )...
发表于 01-15 21:06 39次 阅读
FPGA的一些学习资料

【PYNQ-Z2试用体验】开箱

竟然发错了地方:大家戳这:1.
发表于 01-15 17:53 106次 阅读
【PYNQ-Z2试用体验】开箱

英特尔FPGA中国创新中心展示FPGA应用超过100项 将共建FPGA创新生态

FPGA指现场可编程门阵列,英特尔FPGA中国创新中心展示了超过100个FPGA应用,涉及人工智能、....
的头像 半导体动态 发表于 01-15 17:07 329次 阅读
英特尔FPGA中国创新中心展示FPGA应用超过100项 将共建FPGA创新生态

一种基于ARM和FPGA的线阵CCD在线测量线缆系统设计剖析

近几年来,电线、电缆、光纤等产品的需求量大大增加,外径尺寸的质量控制成为许多生产厂家急需解决的问题。....
发表于 01-15 14:35 71次 阅读
一种基于ARM和FPGA的线阵CCD在线测量线缆系统设计剖析

SoC FPGA大幅度提高了系统性能 降低了功耗和成本以及电路板面积

公司2011年12日发布其基于ARM的SoC 系列产品,在单芯片中集成了28-nm Cyclone ....
发表于 01-14 14:48 106次 阅读
SoC FPGA大幅度提高了系统性能 降低了功耗和成本以及电路板面积

未来性能增长需依赖架构上改变 因此需要用FPGA进行人工智能硬件加速

摩尔定律从2003年开始放缓。为了延续性能倍增、功耗减半,Intel CPU采用多核来实现。然而,到....
发表于 01-14 13:58 133次 阅读
未来性能增长需依赖架构上改变 因此需要用FPGA进行人工智能硬件加速

福禄克测试工具这么早就用了赛灵思FPGA

ES 网络通虽然只有手掌大小,不到2斤重,但却具有非常强大的故障诊断能力。 这个产品给福禄克赢得了非....
发表于 01-12 11:26 497次 阅读
福禄克测试工具这么早就用了赛灵思FPGA

FPGA电路板设计的挑战怎么克服

你面临的第一个问题当然是供应商和器件的选择。通常供应商决策倾向于你以前接触最多的那家——如果你是一位....
发表于 01-12 10:22 121次 阅读
FPGA电路板设计的挑战怎么克服

「MINIEYE」与 Xilinx 达成战略合作

自动驾驶感知系统研发商「MINIEYE」已与 FPGA 芯片技术巨头 Xilinx(赛灵思)达成战略....
发表于 01-11 10:41 173次 阅读
「MINIEYE」与 Xilinx 达成战略合作

如何学习OV7670从零开始走进OV7670世界教材免费下载

ARM,DSP,FPGA,各有所长,纵然FPGA 无所不能,它也有“唯我独尊”的领域。FPGA 在通....
发表于 01-10 15:41 62次 阅读
如何学习OV7670从零开始走进OV7670世界教材免费下载

如何使用FPGA进行面向密码应用的关键技术研究

高性能计算正经历着根本性的变化。能耗和散热的需求也逐渐成为限制了大型数据中心的不断扩张的瓶颈。这些变....
发表于 01-10 11:10 59次 阅读
如何使用FPGA进行面向密码应用的关键技术研究

如何使用EDA进行模拟倒车雷达的设计

已知此项目需要完成的功能:(1)使用FPGA控制超声波测距模块,完成测距任务;(2)使用数码管显示测....
发表于 01-09 08:00 70次 阅读
如何使用EDA进行模拟倒车雷达的设计

如何使用FPGA实现外辐射源雷达自适应杂波抑制的方法概述

本文主要研究了外辐射源雷达杂波抑制模块的 FPGA 实现方法。首先,对自适应滤波的时域 LMS 算法....
发表于 01-07 08:00 72次 阅读
如何使用FPGA实现外辐射源雷达自适应杂波抑制的方法概述

基于FPGA的CPCI系统设计和实现方案

本文提出了一种基于FPGA的CPCI系统的设计和实现,使用廉价FPGA芯片实现CPCI通信协议,同时....
发表于 01-06 11:37 169次 阅读
基于FPGA的CPCI系统设计和实现方案

基于有限状态机的FPGA DSR路由表项设计和实现方法

动态源路由协议(Dynamic Source Routing)[3]是一种按需路由协议,是十分适用于....
发表于 01-06 11:33 157次 阅读
基于有限状态机的FPGA DSR路由表项设计和实现方法

Xilinx FPGA常用原语介绍

项目中主要用到的原语与IO端口有关,所以基本在Input/Output Functions 和IO两....
发表于 01-06 11:23 219次 阅读
Xilinx FPGA常用原语介绍

基于FPGA的极化码的SCL译码算法研究

极化码的译码算法研究近年来发展迅速,其中成为研究热点的连续删除(Successive Cancell....
发表于 01-06 11:19 183次 阅读
基于FPGA的极化码的SCL译码算法研究

四个常用的集成电路浅析

ASIC原本就是专门为某一项功能开发的专用集成芯片,比如摄像头里面的芯片,小小的一片,集成度很低,成....
发表于 01-06 09:35 223次 阅读
四个常用的集成电路浅析

AI芯片什么是AI芯片的架构、分类及关键技术概述

人工智能芯片目前有两种发展路径:一种是延续传统计算架构,加速硬件计算能力,主要以 3 种类型的芯片为....
的头像 芯论 发表于 01-05 09:15 630次 阅读
AI芯片什么是AI芯片的架构、分类及关键技术概述

如何学习FPGA FPGA入门学习教程之从零开始走进FPGA世界

“FPGA 目前非常火,各个高校也开了FPGA 的课程,但是FPGA 并不是每个人都适合,FPGA ....
发表于 01-04 17:51 217次 阅读
如何学习FPGA FPGA入门学习教程之从零开始走进FPGA世界

基于LabVIEW FPGA模块程序设计特点的FIFO深度设定详解

为了解决基于LabVIEWFPGA模块的DMAFIFO深度设定不当带来的数据不连续问题,结合LabV....
发表于 01-04 14:25 148次 阅读
基于LabVIEW FPGA模块程序设计特点的FIFO深度设定详解

基于Nios II嵌入式系统的FPGA配置文件下载更新设计

现场可编程门阵列(FPGA,Field Programmable Gate Array)是一种高密度....
发表于 01-04 14:15 107次 阅读
基于Nios II嵌入式系统的FPGA配置文件下载更新设计

如何安装SOC开发工具包详细资料说明

1.PC设置 必须在目标计算机上预安装以下软件: 1)Quartus II 13.0(或更新版本....
发表于 01-04 09:36 84次 阅读
如何安装SOC开发工具包详细资料说明

FPGA已远远超出了现在体系结构的探索 为未来的ASIC提供设计架构

该系列器件现在包括从基本的可编程逻辑一直到复杂的SoC。在各种应用领域(包括汽车,AI,企业网络,航....
发表于 01-03 15:38 373次 阅读
FPGA已远远超出了现在体系结构的探索 为未来的ASIC提供设计架构

【限时下载】赛灵思开发者大会,资料大集锦!

赛灵思开发者大会北京站的全部演讲内容现已开放,现整理供大家下载学习
的头像 Duke 发表于 01-03 15:32 0次 阅读
【限时下载】赛灵思开发者大会,资料大集锦!

FPGA和DSP明争暗斗 意图抢占20亿美元高性能信号处理市场

经过20多年的努力后,在工艺技术进步和市场需求的推动下,“大器晚成”的FPGA终于从外围逻辑应用进入....
发表于 01-03 15:32 650次 阅读
FPGA和DSP明争暗斗 意图抢占20亿美元高性能信号处理市场

FPGA各种数字电路模拟的详细资料合集免费下载

本文档的主要内容详细介绍的是FPGA各种数字电路模拟的详细资料合集免费下载主要内容包括了:4 位全加....
发表于 01-02 17:35 136次 阅读
FPGA各种数字电路模拟的详细资料合集免费下载

基于FPGA的均值滤波算法的实现

  我们为了实现动态图像的滤波算法,用串口发送图像数据到FPGA开发板,经FPGA进行图像处理算法后....
发表于 01-02 16:26 131次 阅读
基于FPGA的均值滤波算法的实现

FPGA为嵌入式设计带来了强大的功能与灵活性

尽管 FPGA 为嵌入式设计带来了强大的功能与灵活性,但额外的开发流程也给设计工作增加了新的复杂性和....
发表于 01-02 15:29 179次 阅读
FPGA为嵌入式设计带来了强大的功能与灵活性

基于SRAM的FPGA的问世标志着现代可重构技术的开端

由于数字逻辑系统功能复杂化的需求,单片系统的芯片正朝着超大规模、高密度的方向发展。对于一个大规模的数....
发表于 01-02 15:10 85次 阅读
基于SRAM的FPGA的问世标志着现代可重构技术的开端

蜂鸟FPGA开发板及蜂鸟JTAG下载器讲解说明:移植FreeRTOS

本系列主要就蜂鸟FPGA开发板及蜂鸟JTAG下载器进行讲解说明。由于RTOS需要占用一定系统资源,只....
的头像 硅农亚历山大 发表于 01-02 15:06 457次 阅读
蜂鸟FPGA开发板及蜂鸟JTAG下载器讲解说明:移植FreeRTOS

并行PCB设计有哪些关键准则和评估应考虑的四个问题说明

随着它们承载的器件的复杂性提高,PCB设计也变得越来越复杂。相当长一段时间以来,电路设计工程师一直相....
的头像 贸泽电子设计圈 发表于 12-31 10:06 633次 阅读
并行PCB设计有哪些关键准则和评估应考虑的四个问题说明

通过与英特尔技术相结合 FPGA可以更好地充分释放数据的巨大潜能

众所周知,人才是城市建设的主力军,但是只有户口没有产业,人才也无法真正扎根,因此吸引人才的关键并不只....
发表于 12-30 17:20 511次 阅读
通过与英特尔技术相结合 FPGA可以更好地充分释放数据的巨大潜能

FPGA最小系统各部件和电路原理图的详细资料免费下载

本文档的主要内容详细介绍的是FPGA最小系统各部件和电路原理图的详细资料免费下载。
发表于 12-29 17:17 445次 阅读
FPGA最小系统各部件和电路原理图的详细资料免费下载

英特尔全球最大的FPGA创新中心落户重庆,除了AI还要加速哪些应用落地?

人工智能对算力的需求吸引了众多公司研发AI芯片,但仅靠一种芯片难以满足AI需求,因此,无论是传统架构....
发表于 12-29 16:10 742次 阅读
英特尔全球最大的FPGA创新中心落户重庆,除了AI还要加速哪些应用落地?

在OpenBus系统基础上的FPGA嵌入式设计方案详解

现场可编程门阵列FPGA(Field Programmable Gate Array)是美国Xili....
发表于 12-29 15:07 414次 阅读
在OpenBus系统基础上的FPGA嵌入式设计方案详解

一种使用ARM+FPGA高速访问USB设备的设计方案详解

目前FPGA通过USB接口获取USB设备中数据的方案大致分为两大类,一类为在FPGA内部实现USB设....
发表于 12-29 15:00 512次 阅读
一种使用ARM+FPGA高速访问USB设备的设计方案详解

仿真软件ModelSim及其应用,ModelSim的仿真流程

ModelSim不仅可以用于数字电路系统设计的功能仿真,还可以应用于数字电路系统设计的时序仿真。 M....
的头像 FPGA技术联盟 发表于 12-29 11:35 832次 阅读
仿真软件ModelSim及其应用,ModelSim的仿真流程

教你如何轻松玩转FPGA开发

FPGA代码其中一个最重要的步骤就是仿真。仿真简单的说,就是验证代码是否正确,其中就包含了很多仿真的....
的头像 嵌入式ARM 发表于 12-29 10:29 1941次 阅读
教你如何轻松玩转FPGA开发

一种基于Xilinx FPGA的部分动态可重构技术的信号解调系统详解

随着现代通信技术的迅速发展,信号的调制方式向多样化发展,解渊技术也随之不断向前发展。为了对高速大带宽....
发表于 12-28 15:33 470次 阅读
一种基于Xilinx FPGA的部分动态可重构技术的信号解调系统详解

Arduino再次向世界证明:没有Arduino干不了的事!

Vidor中使用的Intel Cyclone 10CL016 FPGA具有16,000个逻辑单元,5....
的头像 嵌入式ARM 发表于 12-28 15:23 1171次 阅读
Arduino再次向世界证明:没有Arduino干不了的事!

由于经济下滑损及开发预算减少 嵌入式系统设计者正转向FPGA技术

由于经济下滑损及开发预算减少,嵌入系统设计者正在转向FPGA(现场可编程门阵列)技术,以缩减开发周期....
发表于 12-27 14:54 828次 阅读
由于经济下滑损及开发预算减少 嵌入式系统设计者正转向FPGA技术

FPGA的奇点正在来临 英特尔顺应时势选择戴尔易安信

近年来,伴随着AI人工智能、深度学习、神经网络等技术的突飞猛进,可编程的“万能芯片”FPGA(Fie....
发表于 12-27 14:34 611次 阅读
FPGA的奇点正在来临 英特尔顺应时势选择戴尔易安信

FPGA学习合集教程之开发板数据手册和三个仿真测试的视频教程

本文档的主要内容详细介绍的是FPGA学习合集教程之开发板数据手册和三个仿真测试的视频教程内容包括了:....
发表于 12-27 08:00 291次 阅读
FPGA学习合集教程之开发板数据手册和三个仿真测试的视频教程

系统设计日益复杂 要求高性能FPGA的设计与PCB设计并行进行

复杂度日益增加的系统设计要求高性能FPGA的设计与PCB设计并行进行。通过整合FPGA和PCB设计工....
发表于 12-26 15:50 521次 阅读
系统设计日益复杂 要求高性能FPGA的设计与PCB设计并行进行

基于FPGA的可重构系统设计及结构分析详解

电子系统功能实现的模式不外硬件和软件两种。基于冯。诺依曼或者哈佛体系结构的通用微处理器(MPU、MC....
发表于 12-26 15:40 535次 阅读
基于FPGA的可重构系统设计及结构分析详解

半导体一周要闻:中微董事长尹志尧荣登“2018年度全球半导体行业明星榜”

越来越多的中国企业尝试进入芯片制造领域,2018年来,国内相继7家功率半导体制造厂开工,有华虹宏力无....
的头像 求是缘半导体 发表于 12-25 17:16 2754次 阅读
半导体一周要闻:中微董事长尹志尧荣登“2018年度全球半导体行业明星榜”

TMP411 ±1°C Programmable Remote/Local Digital Out Temperature Sensor

TMP411设备是一个带有内置本地温度传感器的远程温度传感器监视器。远程温度传感器,二极管连接的晶体管通常是低成本,NPN或PNP型晶体管或二极管,是微控制器,微处理器或FPGA的组成部分。 远程精度为±1 °C适用于多个设备制造商,无需校准。双线串行接口接受SMBus写字节,读字节,发送字节和接收字节命令,以设置报警阈值和读取温度数据。 TMP411器件中包含的功能包括:串联电阻取消,可编程非理想因子,可编程分辨率,可编程阈值限制,用户定义的偏移寄存器,用于最大精度,最小和最大温度监视器,宽远程温度测量范围(高达150°C),二极管故障检测和温度警报功能。 TMP411器件采用VSSOP-8和SOIC-8封装。 特性 ±1°C远程二极管传感器 ±1°C本地温度传感器 可编程非理想因素 串联电阻取消 警报功能 系统校准的偏移寄存器 与ADT7461和ADM1032兼容的引脚和寄存器 可编程分辨率:9至12位 可编程阈值限...
发表于 09-19 16:35 15次 阅读
TMP411 ±1°C Programmable Remote/Local Digital Out Temperature Sensor

TMP468 具有引脚可编程的总线地址的高精度远程和本地温度传感器

TMP468器件是一款使用双线制SMBus或I 2 C兼容接口的多区域高精度低功耗温度传感器。除了本地温度外,还可以同时监控多达八个连接远程二极管的温度区域。聚合系统中的温度测量可通过缩小保护频带提升性能,并且可以降低电路板复杂程度。典型用例为监测服务器和电信设备等复杂系统中不同处理器(如MCU,GPU和FPGA)的温度。该器件将诸如串联电阻抵消,可编程非理想性因子,可编程偏移和可编程温度限值等高级特性完美结合,提供了一套精度和抗扰度更高且稳健耐用的温度监控解决方案。 八个远程通道(以及本地通道)均可独立编程,设定两个在测量位置的相应温度超出对应值时触发的阈值。此外,还可通过可编程迟滞设置避免阈值持续切换。 TMP468器件可提供高测量精度(0.75°C)和测量分辨率(0.0 625°C)。该器件还支持低电压轨(1.7V至3.6V)和通用双线制接口,采用高空间利用率的小型封装(3mm×3mm或1.6mm×1.6mm),可在计算系统中轻松集成。远程结支持-55°C至+ 150°C的温度范围。 特性 8通道远程二极管温度传感器精度:±0.75&...
发表于 09-18 16:05 19次 阅读
TMP468 具有引脚可编程的总线地址的高精度远程和本地温度传感器