FPGA设计中的RAM的两种实现方法

FPGA学习交流 2018-06-08 11:30 次阅读

        大家好,又到了每日学习的时间了,今天我们来聊一聊在FPGA设计中RAM的两种使用方法,RAM是用来在程序运行中存放随机变量的数据空间,使用时可以利用QuartusII的LPM功能实现RAM的定制。

       软件环境:QuartusII 11.0

       操作系统:win7



       实现方法一、利用LPM_RAM:

       1.首先准备好存储器初始化文件,即.mif文件。

       如何生成mif文件?如下:
       
       mif文件就是存储器初始化文件,即memory initialization file,用来配置RAM或ROM中的数据。生成QuartusII11.0可用的mif文件,有如下几种方式:

       方法A:利用Quartus自带的mif编辑器

       优点:对于小容量RAM可以快速方便的完成mif文件的编辑工作,不需要第三方软件的编辑;

       缺点:一旦数据量过大,一个一个的输入会使人崩溃;

       使用方法:在quartus中,【file】/【new】,选择Memory  Initialization file,弹出如下窗口:
       104616knbcahxq7bb75155.png

       Number of words:可寻址的存储单元数,对于8bit地址线,此处选择256;

       words size:存储单元宽度,8bit;

       然后点击“OK”.
       104616uil479g99ikwtah4.png

       * 在表格中输入初始化数据;
       * 右键单击左侧地址值,可以修改地址和数据的显示格式;
       * 表中任一数据的地址=列值+行值,如图中蓝色单元的地址=24+4=28;
       
       对每个单元填写初始值之后,将文件保存即可。


       方法B:利用mif软件来生成

       无论使用什么编辑器,必须保证mif文件的格式如下:冒号左边是地址,右边是数据;分号结尾;

  DEPTH = 256;

  WIDTH = 8;

  ADDRESS_RADIX = HEX;

  DATA_RADIX = HEX;

  CONTENT

  BEGIN

  0000 : 0000;

  0001 : 0000;

  0002 : 0000;

  ……(此处省略一千字*.*)

  00FA : 00FF;

  00FB : 00FF;

  00FC : 00FF;

  00FD : 00FF;

  00FE : 00FF;

  00FF : 00FF;

  END;

       这里推荐一款mif生成器:Mif_Maker2010.exe,可以百度下载;软件使用方法见如下:
       1.打开软件,【文件】/【新建】;
       2.设置全局参数:
       105041vzt5dwdgtth5a5d5.png

       105042ywb8bmzwzgjvkkwo.png

       3.生成波形:

          以生成正弦波为例:【设定波形】/【正弦波】
       105042hdup22nn2ztlxczc.png

       4.修改波形:

       【手绘波形】/【线条】,鼠标左键选择两个起点,鼠标右键结束,即可绘制任意波形。

       绘制完毕后,再次选择【手绘波形】/【取消手绘】,结束绘制状态;
       105042ub4x1s7b1gp714s5.png
   
       5.保存文件。

       方法C:使用高级语言

          用C语言或者matlab语言等来生成,C语言生成代码如下:本代码生成一个正弦波的数据波形,保存在TestMif.mif中。
#include
#include

#define PI 3.141592
#define DEPTH 128     /*数据深度,即存储单元的个数*/
#define WIDTH 8       /*存储单元的宽度*/

int main(void)
{
   int i,temp;
   float s;

   FILE *fp;
   fp = fopen("TestMif.mif","w");   /*文件名随意,但扩展名必须为.mif*/
   if(NULL==fp)
       printf("Can not creat file!\r\n");
   else
   {
       printf("File created successfully!\n");
       /*
       *    生成文件头:注意不要忘了“;”
       */
       fprintf(fp,"DEPTH = %d;\n",DEPTH);
       fprintf(fp,"WIDTH = %d;\n",WIDTH);
       fprintf(fp,"ADDRESS_RADIX = HEX;\n");
       fprintf(fp,"DATA_RADIX = HEX;\n");
       fprintf(fp,"CONTENT\n");
       fprintf(fp,"BEGIN\n");

       /*
       * 以十六进制输出地址和数据
       */
       for(i=0;i        {
            /*周期为128个点的正弦波*/
           s = sin(PI*i/64);  
           /*将-1~1之间的正弦波的值扩展到0-255之间*/
           temp = (int)((s+1)*255/2);
           /*以十六进制输出地址和数据*/
           fprintf(fp,"%x\t:\t%x;\n",i,temp);
       }//end for
       
       fprintf(fp,"END;\n");
       fclose(fp);
   }
}  

       验证生成的数据是否正确:用记事本打开生成的mif文件,同时用Quartus打开mif文件,内容如下:
       104617nkk3fuv35tuid539.png

       能成功导入,且数据一致,说明生成正确。

       前面的推荐的软件的使用方法以及mif文件生成完毕后,开始接下来的设计。

       本文预先生成了一个正弦波的数据文件,TEST1.mif,可以在QuartusII中打开,以便查看内容:【file】/【open】,在文件类型中选择memory files,打开TEST1.mif,内容如下:
       105914k6e1onzw6f6mf16w.png
     
       2.生成LPM_RAM块

       1)在QuartusII中,【tools】/【megawizard plugin manager】,打开向导,选择【memory compiler】文件夹下的RAM:这里选择单口RAM,

       即:RAM:1-PORT,命名为RAM1P:
       105915mjce31zdqajszgjv.png

         
       2)设置存储深度为128,数据宽度为8bit、选择嵌入式M4K RAM实现、使用单时钟方案:
       105915ka8eal92p2tcd24i.png

    
       3)取消选择“数据输出锁存”,不需要时钟使能端:
       105916avw040egpe25496a.png
       
       4)使用mif初始化该RAM块、允许“在系统(In System)存储器读写”,并将此RAM的ID设置为RAM1:

       * 载入前面生成的存储器初始化文件:TEST1.mif;
       * ID主要用于多RAM系统时,对不同RAM的识别,此处命名为RAM1;
       * 关于“在系统存储器读写”的含义,后续会补一片文章,专门介绍该工具的使用;
       105916uvttikori4sity54.png


       经过以上设置,即可生成一个名字为RAM1P.v的文件,以后就可以对其进行例化和使用。

       3. 对RAM1P.v进行例化,就可以使用,例化方法如下:
module TEST(
   input     [6:0]  address,
   input                clock,
   input     [7:0]  data,
   input                wren,
   output [7:0]   q
);

RAM1P    RAM1P_inst (
   .address ( address ),
   .clock ( clock ),
   .data ( data ),
   .wren ( wren ),
   .q ( q )
   );

endmodule

       推荐使用verilog文本的方式进行例化,十分不赞成用原理图的方式来例化各个模块。

       生成的RTL图:
       105917va0ag00tmjtzjia8.png


       4.对该RAM块进行仿真,以便了解端口的特性:
       105917u5kpkt5rp8k50tkd.png


       * 由于使用的时钟方案为单时钟(single clock),因此无论wren=0还是1,Q都输出address指定的地址中的数据;可以从verilog描述中看出这是利用assign语句实现的(verilog代码见下文)。
       
       * 当wren=1时,将数据输入端data的数据写入到address指定的存储单元内。
       
       输出的数据依次为0x80,0x86,0x8c,0x92……,对比前文所显示的mif文件内容,可以验证mif文件已经成功导入;

       而接下来输出的数据0x0c、0x0d、0x0c、0x0c,是在wren=1期间,由数据输入端data写入到地址04、05、06、07中的数据;

       接下来继续输出0xb0、0xb6……,则仍然为mif中对应地址的初始化数据。

       说明:在编译过程中,如果使用cycloneII器件,可能会出现错误“Error: M4K memory block WYSIWYG primitive……”,解决办法为:

       【ASSIGNMENTS 】/【 SETTING】,找到如下位置,在name中输入“CYCLONEII_SAFE_WRITE”,在DEFAULT SETTING中输入“VERIFIED_SAFE”;

       然后点击add按钮:
       105917yfucu068nf8o865u.png

  



       方法二、使用verilog纯文本的描述方式:

       生成同样功能的RAM块,代码如下:
module RAM1P(
   input     [6:0]  address,
   input            clock,
   input     [7:0]  data,
   input            wren,
   output    [7:0]  q
);

(*  ram_init_file = "TEST1.mif " *)  reg [7:0] mem[127:0];

always@(posedge clock)
   if(wren) mem[address] <= data;  /*在时钟的上升沿写入数据*/
   
assign q = mem[address];
endmodule

       注意此时mif文件载入RAM的方法,是利用文本描述的方式实现的,此种方式有一个缺点,就是不能在modelsim中进行仿真:

       (*  ram_init_file = "TEST1.mif " *)  reg [7:0] mem[127:0];

       对比两种方法的优缺点:
       105918mfb8iqvqrpi4em7p.png


          经过QuartusII的编译报告可以看出,方法二比方法一相比,占用了很多的LE,同时还使用了1024个register,故方法二是十分不经济的,这里给出只是提供一个参考,便于理解LPM_RAM的工作方式,平时应用时,建议使用方法一来构建RAM。

       今天就聊到这里,各位, 加油。

热门推荐

收藏 人收藏
分享:

评论

相关推荐

FPGA资源怎么平民化?阿里云的新改造

FPGA (现场可编程门阵列)由于其硬件并行加速能力和可编程特性,在传统通信领域和IC设计领域大放异....

发表于 06-23 09:44 30次 阅读
FPGA资源怎么平民化?阿里云的新改造

FPGA中的冒险现象和如何处理毛刺

通过改变设计,破坏毛刺产生的条件,来减少毛刺的发生。例如,在数字电路设计中,常常采用格雷码计数器取代....

发表于 06-23 08:49 20次 阅读
FPGA中的冒险现象和如何处理毛刺

面向数据包处理的Xilinx智能解决方案

在开放式协作服务爆炸性增长以及移动和社交网络不断发展的推动下,结合智能设备的普及以及不同服务供应商和....

发表于 06-22 15:13 26次 阅读
面向数据包处理的Xilinx智能解决方案

NGcodec谈FPGA编码在HEVC和AV1上现状与未来

随着HEVC、AV1等更复杂算法的Codec份额逐步增长,实现高质量视频编解码需要硬件支持,软件的方....

发表于 06-22 15:01 25次 阅读
NGcodec谈FPGA编码在HEVC和AV1上现状与未来

关于基于分数低阶协方差谱的频谱感知算法研究及其FPGA实现

长期以来,传统的频谱管理与划分采用静态频谱分配方式[1],导致无线频谱利用率低下,同时研究发现,即使....

的头像 电子设计 发表于 06-22 14:58 108次 阅读
关于基于分数低阶协方差谱的频谱感知算法研究及其FPGA实现

Xilinx FPGA对数字信号处理的性能

Xilinx FPGA 可提供卓越的数字信号处理 (DSP) 性能,能够满足音频处理、接口、压缩、嵌....

发表于 06-22 14:57 31次 阅读
Xilinx FPGA对数字信号处理的性能

关于基于分段多项式近似的DDFS研究及FPGA实现

感应式磁力仪基于法拉第电磁感应原理,用于探测近地空间的低频交变磁场[1],它通常自带标准信号源,用于....

的头像 电子设计 发表于 06-22 14:55 108次 阅读
关于基于分段多项式近似的DDFS研究及FPGA实现

分布式算法是一项重要的FPGA技术

式中:xb(n) 表示第n个数据的第b位。由于x(n)为有限位数据,且xb(n)的取值为[0,1],....

的头像 FPGA极客空间 发表于 06-22 14:53 159次 阅读
分布式算法是一项重要的FPGA技术

关于基于前导的OFDM系统信道估计及FPGA实现

正交频分复用(OFDM)由于具有抗多径衰落,频谱利用率高等特点,因而被广泛用于无线通信系统中。但是由....

的头像 电子设计 发表于 06-22 14:51 100次 阅读
关于基于前导的OFDM系统信道估计及FPGA实现

获得高校、专家一致认可的小脚丫FPGA开发板到底有何神奇的地方?——小脚丫STEP-MXO2 二代评测

背景 微控制器作为目前嵌入式系统设计的主力军在各行各业得到了广泛的应用,但随着物联网、智能硬件、VR....

发表于 06-22 11:35 44次 阅读
获得高校、专家一致认可的小脚丫FPGA开发板到底有何神奇的地方?——小脚丫STEP-MXO2 二代评测

FPGA仿真问题

发表于 06-22 09:56 58次 阅读
FPGA仿真问题

FPGA电源设计挑战

发表于 06-22 09:38 202次 阅读
FPGA电源设计挑战

关于IPIPEIF和ISIF对RAW数据的处理,请问是什么原因改变了RAW数据的附加信息?

发表于 06-22 07:56 154次 阅读
关于IPIPEIF和ISIF对RAW数据的处理,请问是什么原因改变了RAW数据的附加信息?

请问dm385 ar0331摄像头的fpga起什么作用?

发表于 06-22 06:04 22次 阅读
请问dm385 ar0331摄像头的fpga起什么作用?

请问DM355可以做视频叠加吗?需要加FPGA吗?

发表于 06-22 02:39 17次 阅读
请问DM355可以做视频叠加吗?需要加FPGA吗?

请问fpga+7002把24bit或者30bit的数据转化为8bit的数据如何实现?

发表于 06-22 00:33 18次 阅读
请问fpga+7002把24bit或者30bit的数据转化为8bit的数据如何实现?

基于FPGA的异步FIFO的实现

大家好,又到了每日学习的时间了,今天我们来聊一聊基于FPGA的异步FIFO的实现。 一、FIFO简介....

的头像 FPGA学习交流 发表于 06-21 11:15 534次 阅读
基于FPGA的异步FIFO的实现

基于单片机对FPGA进行编程配置

本文实现了基于遗传算法的硬件演化过程。通过Mcu随机产生种群,选择好的基因进行交叉变异产生后代,然....

发表于 06-21 10:45 88次 阅读
基于单片机对FPGA进行编程配置

揭秘造芯黑马的神秘面纱

如果说目前高端集成电路的落后现状是因为我国相关产业起步晚、积累少导致的,对于如今再次兴起的人工智能浪....

的头像 电子发烧友网工程师 发表于 06-21 08:02 272次 阅读
揭秘造芯黑马的神秘面纱

请问谁有XILINX FPGA 7系列的原理图封装?

发表于 06-21 02:14 121次 阅读
请问谁有XILINX  FPGA 7系列的原理图封装?

FPGA和CPU如何搭配?

如下图,FPGA作为协处理器,CPU把指令写入内存,FPGA从内存读取指令执行,并把计算结果写入内存....

的头像 ssdfans 发表于 06-20 15:17 271次 阅读
FPGA和CPU如何搭配?

PCB设计过程中需要考虑的因素

千兆位级串行I/O技术有着极其出色的优越性能,但这些优越的性能是需要条件来保证的,即优秀的信号完整性....

发表于 06-20 14:24 72次 阅读
PCB设计过程中需要考虑的因素

FPGA和ASIC之间界限正在模糊,FPGA为未来的ASIC提供设计架构

该系列器件现在包括从基本的可编程逻辑一直到复杂的SoC。在各种应用领域(包括汽车,AI,企业网络,航....

发表于 06-20 14:13 55次 阅读
FPGA和ASIC之间界限正在模糊,FPGA为未来的ASIC提供设计架构

可编程在辅助驾驶系统中的应用

通过消除繁琐的驾驶动作,辅助驾驶还可提供更高的舒适水平。例如,传统的巡航控制允许司机设定一个固定的行....

发表于 06-20 14:01 28次 阅读
可编程在辅助驾驶系统中的应用

Xilinx的7系列FPGA高速收发器:TX发送端的介绍

每一个收发器拥有一个独立的发送端,发送端有PMA(Physical Media Attachment....

发表于 06-20 13:48 48次 阅读
Xilinx的7系列FPGA高速收发器:TX发送端的介绍

FPGA学习系列:21. 自动售货机的设计

设计背景: 我们从开始学习 FPGA。到现在也慢慢的学到了血多的东西,那么我们就应该慢慢的去学习深一....

的头像 FPGA学习交流 发表于 06-20 10:41 665次 阅读
FPGA学习系列:21. 自动售货机的设计

关于FFT硬件实现,设计中RAM输出端为何没有使用REG

以2048点为例,根据理论值计算,计算一次2048点的IFFT的时间应为130us。在采用流水线的方....

的头像 FPGA极客空间 发表于 06-20 09:05 378次 阅读
关于FFT硬件实现,设计中RAM输出端为何没有使用REG

关于PIC和FPGA的区别及优缺点总结

FPGA是逻辑门器件,可以配置成为并行逻辑模块。FPGA最大优点是并行处理。例如构建一百个与非门,F....

的头像 FPGA极客空间 发表于 06-19 16:20 223次 阅读
关于PIC和FPGA的区别及优缺点总结

增强机器学习能力的“左膀右臂”的GPU、FPGA芯片

FPGA是帮助公司和研究人员解决问题的芯片。FPGA是一种集成电路,可以编程为多种用途。它有一系列“....

的头像 人工智能学家 发表于 06-19 15:27 355次 阅读
增强机器学习能力的“左膀右臂”的GPU、FPGA芯片

基于FPGA的PCIe设备如何才能满足PCIe设备的启动时间的要求?

根据PCIe的协议,当设备启动后,PCIe设备必须满足启动时间的要求,即上电后100ms内,完成PC....

发表于 06-19 10:24 59次 阅读
基于FPGA的PCIe设备如何才能满足PCIe设备的启动时间的要求?

如何避免升级失败而使FPGA变砖呢?

如果升级过程中出现意外情况,FLASH里面原有的固件被破坏,那么FPGA能够从备份固件区启动配置,即....

发表于 06-19 10:09 52次 阅读
如何避免升级失败而使FPGA变砖呢?

单片机中按键消抖程序

效率上来说,延时消抖花费时间在无意义延时上,而相对较好的定时轮询还是不可避免的在轮询,而现在这种方式....

的头像 电子工程专辑 发表于 06-19 08:55 306次 阅读
单片机中按键消抖程序

DE1的SoC开发工具包的用户手册详细资料免费下载

DE1的SoC开发工具包提供了一个强大的硬件设计平台建立在片上系统(SoC)FPGA公司,它结合了最....

发表于 06-19 08:00 21次 阅读
DE1的SoC开发工具包的用户手册详细资料免费下载

如何建立OpenCL开发环境编译和执行DE1 SoC的示例项目的详细概述

DE1 SoC是Altera片上系统(SOC)FPGA构建的一个健壮的硬件设计平台,它是Altera....

发表于 06-19 08:00 21次 阅读
如何建立OpenCL开发环境编译和执行DE1 SoC的示例项目的详细概述

SOPC和FPGA的介绍和基础实验的详细资料概述

本文档的主要内容详细介绍的是SOPC和FPGA的介绍和基础实验的详细资料概述包括了:FPGA基础实验....

发表于 06-19 08:00 36次 阅读
SOPC和FPGA的介绍和基础实验的详细资料概述

DE2-115板的详细介绍和实验指导的详细资料概述

这个练习的目的是学习如何将简单的输入和输出设备连接到FPGA芯片上,并实现使用这些设备的电路。我们将....

发表于 06-19 08:00 33次 阅读
DE2-115板的详细介绍和实验指导的详细资料概述

LabVIEW状态图模块的详细介绍和使用手册详细概述

该模块在 LabVIEW 中增加了创建状态图的功能,以开収基于事件的控制与测试系统。状态图编程模块迚....

发表于 06-19 08:00 22次 阅读
LabVIEW状态图模块的详细介绍和使用手册详细概述

使用FPGA在C6678的外部实现中断控制器,这样的结构是否可以实现外部设备给指定的core发送中断?为什么?

发表于 06-19 05:20 29次 阅读
使用FPGA在C6678的外部实现中断控制器,这样的结构是否可以实现外部设备给指定的core发送中断?为什么?

请问若DSP和FPGA通过SRIO通信,若FPGA做主设备,DSP可以自己想FPGA发起读写操作吗?

发表于 06-19 03:02 33次 阅读
请问若DSP和FPGA通过SRIO通信,若FPGA做主设备,DSP可以自己想FPGA发起读写操作吗?

简谈FPGA的上电复位

大家好,博主最近有事忙了几天,没有更新,今天正式回来了。那么又到了每日学习的时间了,今天咱们来聊一聊....

的头像 FPGA学习交流 发表于 06-18 19:24 645次 阅读
简谈FPGA的上电复位

FPGA学习系列:18. 数码管的设计

设计背景: 数码管是一种半导体发光 器件 ,其基本单元是发光二极管。 数码管在我们的许多设计中都又用....

的头像 FPGA学习交流 发表于 06-18 19:24 671次 阅读
FPGA学习系列:18. 数码管的设计

FPGA学习系列:19. rom到数码管显示设计

设计背景: rom是读写的的静态存储单元,在我们的设计中我们会经常用到,数码管模块同样的大大小小的设....

的头像 FPGA学习交流 发表于 06-18 19:24 555次 阅读
FPGA学习系列:19. rom到数码管显示设计

FPGA学习系列:20. ram控制器的设计(调用IP核)

设计背景: 随机存取存储器 (random access memory,RAM)又称作随机存储器,是....

的头像 FPGA学习交流 发表于 06-18 19:24 679次 阅读
FPGA学习系列:20. ram控制器的设计(调用IP核)

Verilog实现开方运算(自己编写的)

发表于 06-18 16:08 236次 阅读
Verilog实现开方运算(自己编写的)

FPGA成为数据中心发展的趋势及重要性

用AI防鲨鱼、用AI学写中国书法、用AI预测人类死亡时间、用AI审判罪犯……在人工智能方兴未艾的今天....

的头像 电子发烧友网工程师 发表于 06-18 07:16 458次 阅读
FPGA成为数据中心发展的趋势及重要性

这种可编程衰减器最高可支持8×8输入输出的矩阵结构

可编程衰减器位于基站和终端之间,通过对射频信号的衰减控制,实现对无线信号的模拟,从而实现对测试场景的....

发表于 06-17 14:02 61次 阅读
这种可编程衰减器最高可支持8×8输入输出的矩阵结构

你一定想知道FPGA的那些事...

作者:张泽小脚丫STEP 导读:FPGA(Field Programmable Gate Array....

发表于 06-14 13:35 325次 阅读
你一定想知道FPGA的那些事...

利用FPGA的可编程性和Java平台良好的移植性的嵌入式系统平台

传统的嵌入式系统设计的主要目标是找到一种优化的体系结构来完成单一的,特定的功能。对这样的系统来说,A....

发表于 06-14 09:16 71次 阅读
利用FPGA的可编程性和Java平台良好的移植性的嵌入式系统平台

一种基于fpga的多轴控制器,可以控制多轴电机的运动

介绍了一种基于fpga的多轴控制器,控制器主要由arm7(LPC2214)和fpga(EP2C5T1....

发表于 06-14 08:24 75次 阅读
一种基于fpga的多轴控制器,可以控制多轴电机的运动

为应用选择最佳可编程SoC时进行的六个设计考虑

SoC FPGA器件在一个器件中同时集成了处理器和FPGA体系结构。将两种技术合并起来具有很多优点,....

发表于 06-13 14:59 162次 阅读
为应用选择最佳可编程SoC时进行的六个设计考虑

FPGA学习系列:13. 任意分频器设计

设计背景: 分频在 fpga的设计中一直都担任着很重要的角色,而说到分频,我相信很多人都已经想到了利....

的头像 FPGA学习交流 发表于 06-13 11:21 604次 阅读
FPGA学习系列:13. 任意分频器设计

FPGA学习系列:14. 锁相环pll设计

设计背景: 在我们设计工程中我们会用到100M,500M等时钟,如果我们的晶振达不到我们就需要倍频,....

的头像 FPGA学习交流 发表于 06-13 11:21 744次 阅读
FPGA学习系列:14. 锁相环pll设计

FPGA学习系列:15. 呼吸灯(pwm)设计

设计背景: 呼吸灯 广泛应用于手机之上,并成为各大品牌新款手机的卖点之一。如果手机里面有未处理的通知....

的头像 FPGA学习交流 发表于 06-13 11:21 947次 阅读
FPGA学习系列:15. 呼吸灯(pwm)设计

FPGA学习系列:16. rom控制器设计

设计背景: ROM是只读存储器(Read-Only Memory)的简称,是一种只能读出事先所存数据....

的头像 FPGA学习交流 发表于 06-13 11:21 509次 阅读
FPGA学习系列:16. rom控制器设计

补充: FPGA产生基于LFSR的伪随机数

大家好,又到了每日学习的时间了,上一篇《荐读:基于FPGA 的CRC校验码生成器》文中,提到了要实现....

的头像 FPGA学习交流 发表于 06-13 11:21 545次 阅读
补充: FPGA产生基于LFSR的伪随机数

FPGA学习系列:12. 边沿检测设计

设计背景: 在我们工程设计中,有时会需要到上升沿和下降沿这么一个说法,通过上升沿和下降沿来驱动一个电....

的头像 FPGA学习交流 发表于 06-13 11:20 427次 阅读
FPGA学习系列:12. 边沿检测设计

荐读:基于FPGA 的CRC校验码生成器

大家好,又到了每日学习的时间了,今天我们来聊一聊基于FPGA 的CRC校验码生成器。下面咱们就来具体....

的头像 FPGA学习交流 发表于 06-13 11:18 475次 阅读
荐读:基于FPGA 的CRC校验码生成器

Web Installer提供的各种特性及设计方法

你有没有注意到在Netflix流媒体视频播放时,有时候视频模糊,然后很快恢复到高质量? 你知道Net....

的头像 FPGA开发圈 发表于 06-13 09:19 464次 阅读
Web Installer提供的各种特性及设计方法

DE2-115详细中文数据手册免费下载

DE2-115 套装包含了所有使用开发板会用到的器件资源,您额外需要的仅是一台装有微软视窗操作系统的....

发表于 06-13 08:00 42次 阅读
DE2-115详细中文数据手册免费下载

FPGA定点小数的常规格式、相对于浮点小数的优势与劣势和计算的概述

所谓定点小数,就是小数点固定地隐含在某一位置上的数据。由于小数点的位置是固定的,所以就没有必要储存它....

的头像 电子技术应用ChinaAET 发表于 06-12 19:34 414次 阅读
FPGA定点小数的常规格式、相对于浮点小数的优势与劣势和计算的概述