侵权投诉

主从sr触发器基本原理分析

2018-02-08 14:07 次阅读

下图为主从sr触发器电路

主从sr触发器基本原理分析

图1 从sr触发器电路图

主从sr触发器基本原理分析

工作原理:

(1)S=1,R=0

CP=1:CP/=0,G3、G4被封锁,输出为1,从触发器输出保持原状态

主触发器中G8、G9打开,输出主从sr触发器基本原理分析

CP:1→0:G7、G8被封锁,输出为1,主触发器输出保持原状态主从sr触发器基本原理分析

从触发器根据主触发器输出动作Q=1,主从sr触发器基本原理分析=0,触发器为1状态

CP=0:主触发器保持,从触发器也保持。

CP:0→1:从触发器被封锁,输出保持。

(2)S=0,R=1

CP=1时:CP/=0,G3、G4被封锁,输出为1,从触发器输出保持原状态

主触发器中G8、G9打开,输出:主从sr触发器基本原理分析

CP:1→0:G7、G8被封锁,主触发器输出保持原状态主从sr触发器基本原理分析

从触发器根据主触发器输出动作Q=0, 主从sr触发器基本原理分析=1,触发器为0状态

CP=0:主触发器保持,从触发器也保持。

CP:0→1:从触发器被封锁,输出保持。

(3)S=R=0:主触发器保持状态不变,

CP:1→0,从触发器也保持状态不变。

(4)

主从sr触发器基本原理分析

约束条件:SR=0

综上所述,图1(a)所示的主从触发器的工作分两步进行。第一步,当CP由0跳变到1及CP=1期间,主触发器接收输入信号激励,状态发生变化;而主从sr触发器基本原理分析由1变为0,主从sr触发器基本原理分析=0,从触发器被封锁,因此,触发器状态保持不变,这一步称为准备阶段。第二步是当CP由1跳变到0,且CP=0期间,主触发器被封锁,状态保持不变;而从触发器时钟主从sr触发器基本原理分析由0跳变到1,接收这一时刻主触发器的状态,触发器输出状态发生变化。

主从sr触发器基本原理分析

图2 从sr触发器工作波形

在CP的一个变化周期内,只有在CP下降沿来到的瞬间,触发器输出状态(Q、主从sr触发器基本原理分析)才能发生一次翻转,这种触发方式称为脉冲触发。因此,这种触发器能有效地克服空翻。图2所示为主从RS触发器的工作波形。在图1(b)中CP端的小圆圈“〇”表示触发器是CP下降沿触发的。

收藏 人收藏
分享:

评论

相关推荐

详解亚稳态的理论以及使用建议

一、介绍 在同步系统中,数据始终相对于时钟具有固定的关系 当该关系满足设备的建立和保持要求时,输出将....
的头像 FPGA之家 发表于 06-01 11:25 196次 阅读
详解亚稳态的理论以及使用建议

深度解读Vivado之Synthesis

在FPGA设计里,设计仿真完成RTL代码设计后便是交给设计套件进行综合及布局布线。在综合过程里,Vi....
的头像 FPGA之家 发表于 06-01 11:20 208次 阅读
深度解读Vivado之Synthesis

KD-9562型8模拟声集成电路有哪些应用?

KD-9562型8模拟声集成电路有哪些应用?
发表于 06-01 06:30 0次 阅读
KD-9562型8模拟声集成电路有哪些应用?

超全面解析FIFO的原理及应用

First Input First Output的缩写,先入先出队列,这是一种传统的按序执行方法,先....
的头像 电子发烧友网工程师 发表于 05-29 09:10 234次 阅读
超全面解析FIFO的原理及应用

深度解读硬件加法器、触发器、锁存器

我们都知道,「通电」代表「真」,用逻辑1表示;「不通电」代表「假」,用逻辑0表示。「与门」电路是用晶....
的头像 嵌入式ARM 发表于 05-28 11:18 252次 阅读
深度解读硬件加法器、触发器、锁存器

剖析流水线技术原理和Verilog HDL实现

所谓流水线处理,如同生产装配线一样,将操作执行工作量分成若干个时间上均衡的操作段,从流水线的起点连续....
的头像 电子发烧友网工程师 发表于 05-27 16:57 174次 阅读
剖析流水线技术原理和Verilog HDL实现

怎样去设计一种汽车驾驶模拟器控制系统?

汽车驾驶模拟器控制系统的原理是什么? 汽车驾驶模拟器控制系统的功能有哪些? 怎样去设计一种汽车驾驶模拟器控制系统? ...
发表于 05-17 06:36 0次 阅读
怎样去设计一种汽车驾驶模拟器控制系统?

怎样去设计机车自动换档系统?求解

一种基于8031单片机的机车自动换档系统的设计...
发表于 05-17 06:23 0次 阅读
怎样去设计机车自动换档系统?求解

有关TSP-Link的相关介绍

有关TSP-Link的相关介绍
发表于 05-11 06:17 0次 阅读
有关TSP-Link的相关介绍

解析多时钟域和异步信号处理解决方案

有一个有趣的现象,众多数字设计特别是与FPGA设计相关的教科书都特别强调整个设计最好采用唯一的时钟域....
的头像 OpenFPGA 发表于 05-10 16:51 317次 阅读
解析多时钟域和异步信号处理解决方案

简易计数器的设计与制作资料分享

该计数器可实现按键计数、增减控制、手/自动清零等功能。需要准备下列元件:共阴极7段数码管、按键开关、CD4511(BCD锁存/7...
发表于 05-07 07:38 0次 阅读
简易计数器的设计与制作资料分享

请教大神如何去设计一种分频器?

请教大神如何去设计一种分频器?
发表于 05-07 07:29 0次 阅读
请教大神如何去设计一种分频器?

求一种自动调谐系统的设计方案

自动调谐系统的工作原理是什么? 自动调谐系统是由哪些部分组成的? ...
发表于 05-07 07:01 0次 阅读
求一种自动调谐系统的设计方案

CPLD是什么?CPLD在高速寻址中有哪些应用?

CPLD是什么? CPLD在高速寻址中有哪些应用?
发表于 05-06 07:40 0次 阅读
CPLD是什么?CPLD在高速寻址中有哪些应用?

探讨VHDL和Verilog模块互相调用的问题

1、 关于如何在VHDL模块调用一个Verilog模块 在VHDL模块声明一个要与调用的Verilo....
的头像 FPGA之家 发表于 04-30 14:06 357次 阅读
探讨VHDL和Verilog模块互相调用的问题

如何实现低时域数据异步转换?

时钟域转换中亚稳态是怎样产生的? 多时钟域数据传递的FPGA实现 ...
发表于 04-30 06:06 0次 阅读
如何实现低时域数据异步转换?

如何利用基础门电路进行加法计算和触发器

二进制加法 我已经忘了是什么时候学的加法了,应该是小学吧,先学10以内的,再学100以内的,然后不管....
的头像 嵌入式ARM 发表于 04-29 11:06 446次 阅读
如何利用基础门电路进行加法计算和触发器

如何用DAC和触发器构成的恒流源?

如何用DAC和触发器构成的恒流源?
发表于 04-25 08:26 0次 阅读
如何用DAC和触发器构成的恒流源?

基于FPGA芯片实现数据时钟同步设计方案

对于一个设计项目来说,全局时钟(或同步时钟)是最简单和最可预测的时钟。只要可能就应尽量在设计项目中采....
的头像 电子设计 发表于 04-24 09:39 458次 阅读
基于FPGA芯片实现数据时钟同步设计方案

详解晶振的无稳态触发器原理

石英晶体谐振器是利用石英晶体(二氧化硅的结晶体)的压电效应制成的一种谐振器件,有极好的选频特性。所谓....
发表于 04-21 14:14 131次 阅读
详解晶振的无稳态触发器原理

大联大世平集团推出基于NXP Cortex M33 LPC55S26产品的电脑外设参考设计

大联大世平推出的基于NXP Cortex M33 LPC55S26的电脑外设参考设计方案,可助力广大....
发表于 04-15 11:45 1168次 阅读
大联大世平集团推出基于NXP Cortex M33 LPC55S26产品的电脑外设参考设计

采用SIEMEN S7-200型PLC实现机器人伺服控制系统的设计

目前,工业机器人关节主要是采用交流伺服系统进行控制,本研究将技术成熟、编程方便、可靠性高、体积小的S....
的头像 电子设计 发表于 04-11 08:51 4887次 阅读
采用SIEMEN S7-200型PLC实现机器人伺服控制系统的设计

4x4矩阵键盘工作原理及扫描程序

按键是一种常开型按钮开关,与单片机的常见接法如图所示。按键未按下时两个触点断开,单片机I/O口输入高....
的头像 硬件攻城狮 发表于 04-07 14:36 476次 阅读
4x4矩阵键盘工作原理及扫描程序

同步系统中触发器的亚稳态详解

一、介绍 在同步系统中,数据始终相对于时钟具有固定的关系 当该关系满足设备的建立和保持要求时,输出将....
的头像 FPGA之家 发表于 03-29 14:36 420次 阅读
同步系统中触发器的亚稳态详解

555定时器单稳触发器的3D实验原理图免费下载

本文档的主要内容详细介绍的是555定时器单稳触发器的3D实验原理图免费下载。
发表于 03-25 16:05 81次 阅读
555定时器单稳触发器的3D实验原理图免费下载

索尼推出具有触觉反馈的PS5的新VR控制器

控制器底部的一个环会追踪到索尼新的VR头显。这些看起来肯定比目前PS Move控制器上的设定改进了很....
发表于 03-21 11:07 8607次 阅读
索尼推出具有触觉反馈的PS5的新VR控制器

NE555中文资料详细讲解

555 的8 脚是集成电路工作电压输入端,电压为5~18V,以UCC 表示;从分压器上看出,上比较器....
发表于 03-19 16:44 368次 阅读
NE555中文资料详细讲解

D触发器组成的多谐振荡器电路

此时使第一个触发器进入暂稳态,Q1转为高电平,并经过R1对C1充电,随着C1电压的升高,触发R端使其....
发表于 03-16 09:39 1576次 阅读
D触发器组成的多谐振荡器电路

什么是数字电路中的RS触发器?

什么是RS触发器 其中R、S分别是英文复位Reset和置位Set的缩写,作为最简单的一种触发器,是构....
的头像 STM32嵌入式开发 发表于 03-10 16:22 1062次 阅读
什么是数字电路中的RS触发器?

亚稳态与设计可靠性

在同步系统中,如果触发器的setup time / hold time不满足,就可能产生亚稳态,此时....
的头像 FPGA之家 发表于 03-09 10:49 346次 阅读
亚稳态与设计可靠性

解析逻辑设计和物理设计流程

逻辑设计 开始于高层次设计规范和芯片架构。芯片架构描述高层次功能、功耗和时序(设计运行的速度)需求。....
的头像 我快闭嘴 发表于 03-08 14:39 992次 阅读
解析逻辑设计和物理设计流程

硬件工程师面试题合集免费下载

答:Setup/Hold Time 用于测试芯片对输入信号和时钟信号之间的时间要求。建立时间(Set....
发表于 02-23 08:00 98次 阅读
硬件工程师面试题合集免费下载

Model2450交互式SourceMeter仪器的用户手册免费下载

本文档的主要内容详细介绍的是Model2450交互式SourceMeter仪器的用户手册免费下载 ....
发表于 01-31 08:00 126次 阅读
Model2450交互式SourceMeter仪器的用户手册免费下载

QuartusII中Tsu和Tco的约束方法详细资料说明

1. 片内的Tsu/Tco 是指前级触发器的Tco 和后级触发器的Tsu, 一般来说都是几百ps 级....
发表于 01-29 16:27 92次 阅读
QuartusII中Tsu和Tco的约束方法详细资料说明

FPGA开发全攻略工程师创新设计宝典基础篇PDF电子书免费下载

FPGA 是英文Field Programmable Gate Array 的缩写,即现场可编程门阵....
发表于 01-25 15:24 127次 阅读
FPGA开发全攻略工程师创新设计宝典基础篇PDF电子书免费下载

Ti300红外热热像仪的性能特点及应用范围

福禄克Ti300专业红外热像仪配有LaserSharp®激光自动对焦技术,每一次拍摄都能呈现一贯完美....
的头像 牵手一起梦 发表于 01-24 11:01 651次 阅读
Ti300红外热热像仪的性能特点及应用范围

Ti400红外热像仪的功能特点及适用范围

福禄克Ti400专业红外热像仪配有LaserSharp®激光自动对焦技术,每一次拍摄都能呈现一贯完美....
的头像 牵手一起梦 发表于 01-24 10:19 679次 阅读
Ti400红外热像仪的功能特点及适用范围

NT3H1101和NT3H1201无线射频芯片的数据手册免费下载

NTAG I2C-进入NFC世界:简单且成本最低。NTAG I2C是NXP的NTAG系列的第一款产品....
发表于 01-21 08:00 305次 阅读
NT3H1101和NT3H1201无线射频芯片的数据手册免费下载

FPGA设计的基本原则和技巧与时序电路设计详细说明

面积和速度是ASIC芯片设计中对相互制约、影响成本和性能的指标,贯穿FPGA设计的始终。在FPGA设....
发表于 01-20 15:49 92次 阅读
FPGA设计的基本原则和技巧与时序电路设计详细说明

FPGA中的Tco详细资料说明

在FPGA和外部芯片由同步通信时,Tco是保证系统能够工作与设定频率的重要因素。假设当前A芯片输出信....
发表于 01-19 15:23 131次 阅读
FPGA中的Tco详细资料说明

FPGA中的Tco详细资料说明

在FPGA和外部芯片由同步通信时,Tco是保证系统能够工作与设定频率的重要因素。假设当前A芯片输出信....
发表于 01-19 15:23 299次 阅读
FPGA中的Tco详细资料说明

Quartus II中Tsu和Tco的约束方法详细说明

1. 片内的Tsu/Tco 是指前级触发器的Tco 和后级触发器的Tsu, 一般来说都是几百ps 级....
发表于 01-19 15:23 121次 阅读
Quartus II中Tsu和Tco的约束方法详细说明

大型设计中FPGA的多时钟设计策略详细说明

利用 FPGA 实现大型设计时,可能需要FPGA 具有以多个时钟运行的多重数据通路,这种多时钟FPG....
发表于 01-15 15:57 112次 阅读
大型设计中FPGA的多时钟设计策略详细说明

FPGA系统时序的基础理论详细说明

对于系统设计工程师来说,时序问题在设计中是至关重要的,尤其是随着时钟频率的提高,留给数据传输的有效读....
发表于 01-14 16:26 88次 阅读
FPGA系统时序的基础理论详细说明

使用FPGA实现大型设计时的设计策略详细说明

利用 FPGA 实现大型设计时,可能需要FPGA 具有以多个时钟运行的多重数据通路,这种多时钟FPG....
发表于 01-13 17:00 90次 阅读
使用FPGA实现大型设计时的设计策略详细说明

HD74LS273触发器的数据手册免费下载

HD74LS273正d红色触发器利用LSTL电路实现d型触发器逻辑,d输入端满足设置时间要求的Dir....
发表于 01-13 08:00 122次 阅读
HD74LS273触发器的数据手册免费下载

FPGA的静态时序分析详细讲解分析

任何学FPGA的人都跑不掉的一个问题就是进行静态时序分析。静态时序分析的公式,老实说很晦涩,而且总能....
发表于 01-12 17:48 121次 阅读
FPGA的静态时序分析详细讲解分析

时序电路到底是什么

「组合电路」是根据当前输入信号的组合来决定输出电平的电路。换言之,就是现在的输出不会被过去的输入所左....
的头像 Wildesbeast 发表于 01-09 11:12 1290次 阅读
时序电路到底是什么

FPGA学习重点

时序逻辑电路的时钟是控制时序逻辑电路状态转换的“发动机”,没有它时序逻辑电路就不能正常工作。因为时序....
的头像 电子发烧友网工程师 发表于 01-08 17:18 793次 阅读
FPGA学习重点

ProDAQ3610高速DIO功能卡的功能特点及应用

ProDAQ3610高速DIO功能卡是一款安装在VXI总线主板或LXI主机上的高集成度功能卡。这款高....
的头像 牵手一起梦 发表于 01-07 16:35 631次 阅读
ProDAQ3610高速DIO功能卡的功能特点及应用

ProDAQ 6100 LXI数据采集系统的结构组成分析

通过标准的千兆局域网端口,ProDAQ6100LXI主机提供多达4块ProDAQ功能卡的接口。它小体....
的头像 牵手一起梦 发表于 01-07 16:33 779次 阅读
ProDAQ 6100 LXI数据采集系统的结构组成分析

八路抢答器的设计方案详细说明

本实验通过“数电”纯硬件方法,在仿真平台上触发器、可逆计数器等的组合、中小规模集成电路的使用、各种探....
发表于 01-04 08:00 206次 阅读
八路抢答器的设计方案详细说明

基于FPGA 实现 PN 码生成器实现设计介绍

近年来,扩频通信技术在移动通信、个人通信、室内无线通信以及卫星通信中得到越来越广泛的应用。对于 DS....
发表于 01-01 09:20 448次 阅读
基于FPGA 实现 PN 码生成器实现设计介绍

Verilog中SRL16E的使用方法与接口详细说明

FPGA开发过程中是免不了要用到移位寄存器的,传统的移位寄存器是通过寄存器(或者叫触发器)实现的,占....
发表于 12-31 16:45 278次 阅读
Verilog中SRL16E的使用方法与接口详细说明

Xilinx 7series FPGA SelectIO的资源ODDR详细说明

OLOGIC块在FPGA内的位置紧挨着IOB,其作用是FPGA通过IOB发送数据到器件外部的专用同步....
发表于 12-30 16:27 111次 阅读
Xilinx 7series FPGA SelectIO的资源ODDR详细说明

FPGA查找表结构LUT的详细讲解

任何组合逻辑电路均可化为”与或“表达式,用”与门-或门“二级电路实现,而任何时序电路又都是组合电路加....
发表于 12-30 16:27 198次 阅读
FPGA查找表结构LUT的详细讲解

FPGA核心板的内部类型资源详细总结

FPGA是基于查找表的设计电路,查 找表(Look-Up-Table)简称为LUT,LUT本质上就是....
发表于 12-29 16:59 152次 阅读
FPGA核心板的内部类型资源详细总结

FPGA中LUT的基本原理简介

数字逻辑电路一般都是时序部件(触发器)+组合逻辑(与门,或门,异或门等)来完成一系列的功能。既然完成....
发表于 12-29 16:59 309次 阅读
FPGA中LUT的基本原理简介

FPGA的入门基础知识详细说明

本文档的主要内容详细介绍的是FPGA的入门基础知识详细说明。
的头像 Wildesbeast 发表于 12-20 10:13 1257次 阅读
FPGA的入门基础知识详细说明

基于AT89S52单片机实现激光雷达门控控制系统的软硬件设计

介绍了基于 AT89S52的激光雷达门控控制系统的工作原理,并着重讨论系统硬件和软件的实现方法。系统....
的头像 电子设计 发表于 12-17 10:42 2211次 阅读
基于AT89S52单片机实现激光雷达门控控制系统的软硬件设计

SMV512K32-SP 16MB 防辐射 SRAM

SMV512K32是一款高性能异步CMOS SRAM,由32位524,288个字组成。可在两种模式:主控或受控间进行引脚选择。主设件为用户提供了定义的自主EDAC擦除选项。从器件选择采用按要求擦除特性,此特性可由一个主器件启动。根据用户需要,可提供3个读周期和4个写周期(描述如下)。 特性 20ns读取,13.8ns写入(最大存取时间) 与商用 512K x 32 SRAM器件功能兼容 内置EDAC(错误侦测和校正)以减轻软错误 用于自主校正的内置引擎 CMOS兼容输入和输出电平,3态双向数据总线 3.3±0.3VI /O,1.8±0.15V内核 辐射性能放射耐受性是一个基于最初器件标准的典型值。辐射数据和批量验收测试可用 - 细节请与厂家联系。 设计使用基底工程和抗辐射(HBD)与硅空间技术公司(SST)许可协议下的< sup> TM 技术和存储器设计。 TID抗扰度&gt; 3e5rad(Si) SER&lt; 5e-17翻转/位 - 天使用(CRPLE96来计算用于与地同步轨道,太阳安静期的SER。 LET = 110 MeV (T = 398K) 采用76引线陶瓷方形扁平封装 可提供工程评估(/EM)样品这些部件只用于工程评估。它们的加工工艺为非兼容流程(例如,无预烧过程等),...
发表于 01-08 17:47 273次 阅读
SMV512K32-SP 16MB 防辐射 SRAM

SN74HCT273A 具有清零功能的八路 D 类触发器

与其它产品相比 D 类触发器   Technology Family VCC (Min) (V) VCC (Max) (V) Rating Operating temperature range (C)   SN74HCT273A HCT     2     6     Catalog     -40 to 85    
发表于 01-08 17:46 242次 阅读
SN74HCT273A 具有清零功能的八路 D 类触发器

SN74HC273A 具有清零功能的八路 D 类触发器

与其它产品相比 D 类触发器   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Rating Operating temperature range (C)   SN74HC273A HC     2     6     8     Catalog     -40 to 85    
发表于 01-08 17:46 339次 阅读
SN74HC273A 具有清零功能的八路 D 类触发器

SN74ALVCH16820 具有双路输出和三态输出的 3.3V 10 位触发器

这个10位触发器设计用于1.65 V至3.6 VVCC操作。 < p> SN74ALVCH16820的触发器是边沿触发的D型触发器。在时钟(CLK)输入的正跳变时,器件在Q输出端提供真实数据。 缓冲输出使能(OE)输入可用于将10个输出放入正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \输入不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于将未使用或未驱动的输入保持在有效的逻辑电平。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 数据输入端的总线保持消除了对外部上拉/下拉电阻的需求 每个JESD的闩锁性能超过250 mA 17 ESD保护超过JESD 22 2000-V人体模型(...
发表于 10-11 14:49 62次 阅读
SN74ALVCH16820 具有双路输出和三态输出的 3.3V 10 位触发器

SN74ABT16374A 具有三态输出的 16 位边沿 D 类触发器

'ABT16374A是16位边沿触发D型触发器,具有3态输出,专为驱动高电容或相对低阻抗而设计负载。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出采用在数据(D)输入处设置的逻辑电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ABT16374A的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ABT16374A的特点是在-40°C至85°C的温度范围内工作。 特性 ...
发表于 10-11 11:46 109次 阅读
SN74ABT16374A 具有三态输出的 16 位边沿 D 类触发器

SN74AHCT16374 具有三态输出的 16 位边沿 D 类触发器

'AHCT16374器件是16位边沿触发D型触发器,具有3态输出,专为驱动高电容或相对较低的电容而设计阻抗负载。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出取数据(D)输入的逻辑电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 为了确保上电或断电期间的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 SN54AHCT16374的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74AHCT16374的工作温度范围为-40°C至85°C。   特性 德州仪器WidebusTM家庭成员 EPICTM(...
发表于 10-11 11:32 159次 阅读
SN74AHCT16374 具有三态输出的 16 位边沿 D 类触发器

CY74FCT162374T 具有三态输出的 16 位边沿触发 D 类触发器

CY74FCT16374T和CY74FCT162374T是16位D型寄存器,设计用作高速,低功耗总线应用中的缓冲寄存器。通过连接输出使能(OE)和时钟(CLK)输入,这些器件可用作两个独立的8位寄存器或单个16位寄存器。流通式引脚排列和小型收缩包装有助于简化电路板布局。 使用Ioff为部分断电应用完全指定此设备。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。 CY74FCT16374T非常适合驱动高电容负载和低阻抗背板。 CY74FCT162374T具有24 mA平衡输出驱动器,输出端带有限流电阻。这减少了对外部终端电阻的需求,并提供最小的下冲和减少的接地反弹。 CY74FCT162374T非常适合驱动传输线。 特性 Ioff支持部分省电模式操作 边沿速率控制电路用于显着改善的噪声特性 典型的输出偏斜< 250 ps ESD&gt; 2000V TSSOP(19.6密耳间距)和SSOP(25密耳间距)封装 工业温度范围-40°C至+ 85°C VCC= 5V±10% CY74FCT16374T特点: ...
发表于 10-11 11:28 257次 阅读
CY74FCT162374T 具有三态输出的 16 位边沿触发 D 类触发器

SN74ALVCH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

这个12位至24位多路复用D型锁存器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16260用于必须将两个独立数据路径复用到单个数据路径或从单个数据路径解复用的应用中。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许在A到B方向上进行存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存,直到锁存使能输入返回高电平为止。 确保上电或断电期间的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 < p> SN74ALVCH16260的工...
发表于 10-11 11:08 59次 阅读
SN74ALVCH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

SN74ALVCH16374 具有三态输出的 16 位边沿 D 类触发器

这个16位边沿触发D型触发器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16374特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。它可以用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出取数据(D)输入的逻辑电平。 OE \可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 工作电压范围为1.65至3.6 V 最大tpd为4.2 ns,3.3 V ±24-mA输出驱动在3.3 V 数据输入...
发表于 10-11 11:06 90次 阅读
SN74ALVCH16374 具有三态输出的 16 位边沿 D 类触发器

SN74ALVCH16373 具有三态输出的 16 位透明 D 类锁存器

这个16位透明D型锁存器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16373特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。该器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时,Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常状态逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 工作电压范围为1.65 V至3.6 V 最大tpd3.6 ns,3.3 V ...
发表于 10-11 11:02 147次 阅读
SN74ALVCH16373 具有三态输出的 16 位透明 D 类锁存器

SN74LVCH16373A 具有三态输出的 16 位透明 D 类锁存器

这个16位透明D型锁存器设计用于1.65 V至3.6 VVCC操作。 特性 德州仪器宽带总线系列成员 典型VOLP(输出接地反弹) &lt; 0.8 V,VCC= 3.3 V,TA= 25°C 典型VOHV(输出V < sub> OH Undershoot) &gt; 2 V在VCC= 3.3 V,TA= 25°C Ioff支持实时插入,部分 - 电源关闭模式和后驱动保护 支持混合模式信号操作(具有3.3VVCC的5V输入和输出电压) < li>数据输入端的总线保持消除了对外部上拉或下拉电阻的需求 每个JESD的闩锁性能超过250 mA 17 ESD保护超过JESD 22 < ul> 2000-V人体模型(A114-A) 200-V机型(A115-A) 参数 与其它产品相比 D 类锁存器   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) ...
发表于 10-11 11:00 275次 阅读
SN74LVCH16373A 具有三态输出的 16 位透明 D 类锁存器

SN74ABTH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

SN54ABT16260和SN74ABTH16260是12位至24位多路复用D型锁存器,用于必须复用两条独立数据路径的应用中,或者从单个数据路径中解复用。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许A-to-B方向的存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存状态,直到锁存使能输入返回高电平为止。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 ...
发表于 10-11 10:51 88次 阅读
SN74ABTH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

SN74ABT162823A 具有三态输出的 18 位总线接口触发器

这些18位总线接口触发器具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现更宽的缓冲寄存器,I /O端口,带奇偶校验的双向总线驱动器和工作寄存器。 ?? ABT162823A器件可用作两个9位触发器或一个18位触发器。当时钟使能(CLKEN)\输入为低电平时,D型触发器在时钟的低到高转换时输入数据。将CLKEN \置为高电平会禁用时钟缓冲器,从而锁存输出。将清零(CLR)\输入设为低电平会使Q输出变为低电平而与时钟无关。 缓冲输出使能(OE)\输入将9个输出置于正常逻辑状态(高电平)或低电平)或高阻抗状态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动器提供了驱动总线线路的能力,无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 输出设计为源电流或吸收电流高达12 mA,包括等效的25- 串联电阻,用于减少过冲和下冲。 这些器件完全符合热插拔规定使用Ioff和上电3状态的应用程序。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。上电和断电期间,上电三态电路将输出置...
发表于 10-11 10:48 72次 阅读
SN74ABT162823A 具有三态输出的 18 位总线接口触发器

SN74ABTH162260 具有串联阻尼电阻和三态输出的 12 位到 24 位多路复用 D 类锁存器

'ABTH162260是12位至24位多路复用D型锁存器,用于两个独立数据路径必须复用或复用的应用中。 ,单一数据路径。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。这些器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许A-to-B方向的存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存状态,直到锁存使能输入返回高电平为止。 B端口输出设计为吸收高达12 mA的电流,包括等效的25系列电阻,以减少过冲和下冲。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过...
发表于 10-11 10:45 90次 阅读
SN74ABTH162260 具有串联阻尼电阻和三态输出的 12 位到 24 位多路复用 D 类锁存器

SN74ABT162841 具有三态输出的 20 位总线接口 D 类锁存器

这些20位透明D型锁存器具有同相三态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 ?? ABT162841器件可用作两个10位锁存器或一个20位锁存器。锁存使能(1LE或2LE)输入为高电平时,相应的10位锁存器的Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(10E或2OE)输入可用于放置输出。相应的10位锁存器处于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。 输出设计为吸收高达12 mA的电流,包括等效的25- 用于减少过冲和下冲的串联电阻。 这些器件完全适用于使用I的热插入应用关闭并启动3状态。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。上电和断电期间,上电三态电路将输出置于高阻态,从而防止驱动器冲突。 为确保上电或断电期间的高阻态, OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 OE \不影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据...
发表于 10-11 10:43 155次 阅读
SN74ABT162841 具有三态输出的 20 位总线接口 D 类锁存器

SN74ALVTH16821 具有三态输出的 2.5V/3.3V 20 位总线接口触发器

'ALVTH16821器件是20位总线接口触发器,具有3态输出,设计用于2.5 V或3.3 VVCC操作,但能够为5 V系统环境提供TTL接口。 这些器件可用作两个10位触发器或一个20位触发器。 20位触发器是边沿触发的D型触发器。在时钟(CLK)的正跳变时,触发器存储在D输入端设置的逻辑电平。 缓冲输出使能(OE \)输入可用于将10个输出置于正常逻辑状态(高电平或低电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和1.2 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保1.2 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 SN54ALVTH16821的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ALVTH16821的工作温度范围为-40&de...
发表于 10-11 10:35 56次 阅读
SN74ALVTH16821 具有三态输出的 2.5V/3.3V 20 位总线接口触发器

SN74ALVTH16374 具有三态输出的 2.5V/3.3V 16 位边沿 D 类触发器

'ALVTH16374器件是16位边沿触发D型触发器,具有3态输出,设计用于2.5V或3.3VV < sub> CC 操作,但能够为5 V系统环境提供TTL接口。这些器件特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位翻转器。翻牌。在时钟(CLK)的正跳变时,触发器存储在数据(D)输入处设置的逻辑电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE不影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 /p> 当VCC介于0和1.2 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保1.2 V以上的高阻态,OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ALVTH16374的特点是在-55°C至125°C的整个军用温度...
发表于 10-11 10:31 67次 阅读
SN74ALVTH16374 具有三态输出的 2.5V/3.3V 16 位边沿 D 类触发器

SN74ABTH16823 具有三态输出的 18 位总线接口触发器

这些18位触发器具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现更宽的缓冲寄存器,I /O端口,带奇偶校验的双向总线驱动器和工作寄存器。 'ABTH16823可用作两个9位触发器或一个18位触发器。当时钟使能(CLKEN \)输入为低电平时,D型触发器在时钟的低到高转换时输入数据。将CLKEN \置为高电平会禁用时钟缓冲器,锁存输出。将清零(CLR \)输入置为低电平会使Q输出变为低电平,与时钟无关。 缓冲输出使能(OE \)输入可用于将9个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 ...
发表于 10-10 17:15 143次 阅读
SN74ABTH16823 具有三态输出的 18 位总线接口触发器

SN74AHCT16373 具有三态输出的 16 位透明 D 类锁存器

SNxAHCT16373器件是16位透明D型锁存器,具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 特性 德州仪器Widebus™系列的成员 EPIC™(增强型高性能注入CMOS)工艺 输入兼容TTL电压 分布式VCC和GND引脚最大限度地提高高速 开关噪声 流通式架构优化PCB布局 每个JESD的闩锁性能超过250 mA 17 ESD保护每个MIL-STD超过2000 V- 883, 方法3015;使用机器型号超过200 V(C = 200 pF,R = 0) 封装选项包括: 塑料收缩小外形(DL)封装 < li>薄收缩小外形(DGG)封装 薄超小外形(DGV)封装 80-mil精细间距陶瓷扁平(WD)封装 25密耳的中心间距 参数 与其它产品相比 D 类锁存器   ...
发表于 10-10 16:23 130次 阅读
SN74AHCT16373 具有三态输出的 16 位透明 D 类锁存器

SN74LS652 八路总线收发器和寄存器

这些设备包括总线收发器电路,D型触发器和控制电路,用于直接从数据总线或从数据总线多路传输数据。内部存储寄存器。启用GAB和G \ BA以控制收发器功能。提供SAB和SBA控制引脚以选择是否传输实时数据或存储数据。低输入电平选择实时数据,高选择存储数据。以下示例演示了可以使用'LS651,'LS652和'LS653执行的四种基本总线管理功能。 A或B数据总线上的数据或两者都可以通过适当的时钟引脚(CAB或CBA)从低到高的跳变存储在内部D触发器中,而不管选择或启用控制引脚。当SAB或SBA处于实时传输模式时,通过同时启用GAB和G \ BA,还可以在不使用内部D型触发器的情况下存储数据。在此配置中,每个输出都会增强其输入。因此,当两组总线的所有其他数据源都处于高阻抗时,每组总线将保持其最后状态。 SN54LS651至SN54LS653的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74LS651至SN74LS653的工作温度范围为0°C至70°C。 特性 总线收发器/寄存器 A和B总线的独立寄存器和启用 ...
发表于 10-09 10:53 207次 阅读
SN74LS652 八路总线收发器和寄存器