0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

怎么搭建WSL+Vivado?又如何去使用?

OpenFPGA 来源:OpenFPGA 作者:碎碎思 2021-06-21 17:46 次阅读

‍‍‍‍‍‍‍根据自己系统选择相应版本,本人下载的图示箭头版本,解压、给权限,记住文件夹路径,将交叉编译环境添加到系统内(根据需求,本人还有其他其他环境就没“写死”)。

一、 cd u-boot-xlnx-xilinx-v2018.3

二、指定交叉编译环境

export ARCH=armexport CROSS_COMPILE=/tools/gcc-linaro-5.5.0-2017.10-x86_64_arm-linux-gnueabi/bin/arm-linux-gnueabi-

三、指定编译配置

make zynq_zed_config 注意:这里会有几个错误: 1、缺少XXXX 根据提示,缺少什么安装什么即可 2、Your GCC is older than 6.0 and is not supported 这个是GCC版本问题,vim arch/arm/config.mk 将64,65,68-73行注释掉,如图所示

四、make 图示位置完成编译

五、修改名称 ls 文件夹下生成了u-boot.bin和u-boot,我们需要的是u-boot(不带后缀)。

六、修改名称

mv u-boot u-boot.elf 这样就完成了官方源码的编译,下面会用到。

1、下载官方源码 首先需要去官方 ‍‍

https://github.com/analogdevicesinc/hdl 下载对应的开发包,使用git即可下载。 这里说明一下,这个仓库里有很多分支: 放了这么多分支主要原因就是我们使用的FPGA EDA软件版本和工程紧密相关,尤其Vivado,所以官方针对不同的Vivado和Quartus II做了很多版本,具体对应关系如下,一定要针对自己使用的版本下载对应的分支,否则会有很多意想不到的问题。 分支版本和Vivado版本对比(参考:https://github.com/analogdevicesinc/hdl/releases)

源码版本Vivado/Quartus II版本

hdl_2019_r2Xilinx Vivado 2019.1 Quartus Prime Pro Edition 19.3 Quartus Prime Standard Edition 18.1

hdl_2019_r1Vivado 2018.3 Quartus Prime Standard Edition 18.1

hdl_2018_r2Vivado 2018.2* Quartus Prime Standard Edition 18.0

hdl_2018_r1Vivado 2017.4.1 Quartus 17.1.1

hdl_2017_r1Vivado 2016.4* Quartus 16.1

hdl_2016_r2Vivado 2016.2 Quartus 16.0

hdl_2016_r1Vivado 2015.4.2 Quartus 15.1

hdl_2015_r2Vivado 2015.2.1 Quartus 15.1

hdl_2015_r1Vivado 2014.4.1 Quartus 15.0

hdl_2014_r2Vivado 2014.2 Quartus 14.0

hdl_2014_r1Vivado 2013.4 Quartus 14.0

利用git下载相应的源码即可开启下面的步骤了。

2、搭建Linux开发环境 官方的开发环境都是基于Liunx搭建的,Makefile自动化运行。选用WSL+Vivado其实是很好的选择,本人也是基于这个组合。 这里先介绍怎么搭建WSL+Vivado的组合,后续会针对Windows用户Vivado下怎么使用。 WSL+Vivado环境搭建

一、参考《1202年了,还在使用虚拟机吗?Win10安装Ubuntu子系统及图形化界面详细教程》搭建WSL可视化界面(不可视化也可);

二、解压《Xilinx_SDx_2018.3_1207_2324.tar》,解压后进入解压后的文件夹内;

三、输入 sudo 。/xsetup;

四、等待一段时间,就会出现图形安装界面,接下来就完全和Windows安装完全一样,就不在赘述;

五、安装完成后,将vivado/2018.3 目录下面的settings64.sh里的代码复制粘贴道bashrc的文件里面 sudo gedit ~/.bashrc

六、粘贴到bashrc文件最后,然后输入下面命令让bashrc文件重置更新下 source ~/.bashrc

七、然后在终端中执行vivado即可进入。 这样就安装完毕了 3、生成bit文件 基于2.1节,打开命令行(Terminal),输入以下命令,下载源码: //一定要根据使用的vivado版本选择好分支

mkdir sdrcd sdrgit clone https://github.com/analogdevicesinc/hdl.git 下载源码后

cd hdl

cd projects/adrv9364z7020 //这里根据和官方类似板卡的类型sudo make 接下来就是漫长的等待,上面make命令会生成vivado工程并生成bin文件。

注意:如果是自己自研的板卡,是不需要等待编译结束的,只需要根据时间等工程创建完即可。 4、生成u-boot 用Vivado打开《ccbob_lvds》下的文件夹下的工程,如下: 整个工程稍复杂一点,主要包括ZYNQ和AD936X两个IP,其他都是相关的互连总线。在此相关的工程下可以根据自己的需求修改工程,这里就不演示了,接下来将生成.bit、hdf等文件,导入到SDK。

一、GenerateBit

二、导入到SDK

三、项目导出后,在 SDK 中创建一个新的 FSBL 项目。为此,请右键单击左侧“项目资源管理器”面板中新导出的硬件平台规范,然后从弹出菜单中选择“新建 》 项目”。在第一个对话框页面上选择“Xilinx - Application Project”。在第二个对话框页面上为项目选择一个名称(例如 zynq_fsbl),在第三个页面上选择“Zynq FSBL”模板。 该项目应该自动构建。如果没有,可以通过右键单击左侧“项目资源管理器”面板中新创建的项目并从弹出菜单中选择“构建项目”来启动手动构建。项目构建完成后,就可以生成启动映像了。这是通过右键单击左侧“项目资源管理器”窗格中的项目并选择“创建引导映像”来完成的。这将打开 bootgen 向导。bootgen 向导需要三个文件:

随便选一个输出路径,然后在底下将三个文件填加进去,注意顺序不能错。分别是fsbl.elf(bootloader) .bit(datafile) u-boot.elf(datafile)。将这些文件添加到对话框中的分区列表,然后选择一个输出文件夹。 点击Create Image就能生成Boot.bin 5、利用官方脚本生成u-boot 官方提供了一个脚本可以自动构建BOOT.bin,详细的地址:

chmod +x build_boot_bin.shusage: build_boot_bin.sh system_top.hdf u-boot.elf [output-archive] l路径system_top.hdf和u-boot.elf是必需参数。 lname可以将可选的第三个参数提供给 tar.gz 输出目录。( name.tar.gz) l构建输出位于名为:output_boot_bin 的本地目录中。 l此脚本需要赛灵思 XSDK 和 PATH 中的 bootgen(SDK的路径在环境中)。

编译完成如下图所示: 在路径下就能找到BOOT.bin 这样第一个文件就准备好了,接下来创建设备树和内核。

6、创建内核uImage 首先还是需要下载源文件,地址:

https://github.com/analogdevicesinc/linux 还是根据自己使用的Vivado版本选择相应的分支。 cd linux-2019_R1 检查环境变量CROSS_COMPILE,若没有则添加上,同u-boot添加方法

make zynq_xcomm_adv7511_defconfig

make -j5 UIMAGE_LOADADDR=0x8000 uImage 下面路径下就生成了uImage 完成内核的编译

7、创建设备树 继续上面的步骤

make zynq-zed-adv7511-xcomm.dtb 下面路径下就有了设备树 8、创建文件系统 文件系统对平台的依赖性不大,所以沿用官方的img内的文件系统。 将u-boot、设备树和uImage拷贝到SD卡的BOOT目录下,就完成了系统的搭建。

责任编辑:lq6

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 编译
    +关注

    关注

    0

    文章

    614

    浏览量

    32374

原文标题:AD936x+ZYNQ搭建收音机(三)-终篇

文章出处:【微信号:Open_FPGA,微信公众号:OpenFPGA】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    【XR806开发板试用】通过http请求从心知天气网获取天气预报信息

    本次评测开发环境搭建在windows11的WSL2的Ubuntu20.04中,
    的头像 发表于 10-23 11:35 437次阅读
    【XR806开发板试用】通过http请求从心知天气网获取天气预报信息

    vivado使用误区与进阶资料

    ,在市场活动上做报告,培训和考核代理商,也现场支持客户的设计。两年的时间,Vivado 不断成熟,客户们也从最初的焦虑抗拒到全面接受,但随着与用户更深层次的技术交流。接触了一些客户的设计后,我渐渐
    发表于 09-20 06:31

    Vivado设计套件用户:使用Vivado IDE的指南

    电子发烧友网站提供《Vivado设计套件用户:使用Vivado IDE的指南.pdf》资料免费下载
    发表于 09-13 15:25 5次下载
    <b class='flag-5'>Vivado</b>设计套件用户:使用<b class='flag-5'>Vivado</b> IDE的指南

    Windows11 wsl2安装Ubuntu-20.04

    Windows11 wsl2安装Ubuntu-20.04
    的头像 发表于 08-16 10:04 606次阅读
    Windows11 <b class='flag-5'>wsl</b>2安装Ubuntu-20.04

    基于WSL2的Aosp12源码开发环境搭建案例

    WSL2子系统启动的情况下,可以通过在电脑端输入:\wsl$访问到wsl2子系统中的ubuntu系统。
    发表于 08-03 09:45 297次阅读
    基于<b class='flag-5'>WSL</b>2的Aosp12源码开发环境<b class='flag-5'>搭建</b>案例

    如何在openEuler WSL中体验完整的桌面环境?

    WSL是微软发布的让用户能够在windows上使用Linux环境的技术,openEuler已发布多个版本的WSL镜像。
    的头像 发表于 08-02 18:22 2597次阅读
    如何在openEuler <b class='flag-5'>WSL</b>中体验完整的桌面环境?

    如何实现基于FPGA Vivado的74系列IP封装呢?

    双击桌面图标打开Vivado 2017.2,或者选择开始>所有程序>Xilinx Design Tools> Vivado 2017.2>Vivado 2017.2;
    发表于 07-30 09:39 444次阅读
    如何实现基于FPGA <b class='flag-5'>Vivado</b>的74系列IP封装呢?

    vivado仿真流程

    vivado开发软件自带了仿真工具,下面将介绍vivado的仿真流程,方便初学者进行仿真实验。
    的头像 发表于 07-18 09:06 2533次阅读
    <b class='flag-5'>vivado</b>仿真流程

    deepin V23 beta适配WSL的过程

    在已经发布的deepin V23 beta版本中,深度操作系统正式适配了WSL
    发表于 07-15 11:19 334次阅读

    deepin WSL安装教程

    看完《deepin V23成功适配WSL,我们做了什么?》,大家是不是迫不及待地想试一试?接下来,我们简单演示一下deepin WSL的安装。
    的头像 发表于 07-15 11:17 792次阅读
    deepin <b class='flag-5'>WSL</b>安装教程

    如何使用openEuler WSL sideload

    自openEuler 22.03 LTS SP2版本开始,repo仓库里默认发布WSL sideload压缩包,不方便访问Windows Store的用户可以使用这种方法安装体验openEuler WSL
    的头像 发表于 07-15 11:00 481次阅读
    如何使用openEuler <b class='flag-5'>WSL</b> sideload

    【番外篇】WSL2下的usb设备使用

    【番外篇】WSL2下的usb设备使用
    的头像 发表于 06-13 09:06 1455次阅读

    WSL2中使用USB串口

    介绍在WSL2中使用USB
    的头像 发表于 06-08 09:49 2800次阅读
    <b class='flag-5'>WSL</b>2中使用USB串口

    用TCL定制Vivado设计实现流程

    今天推出Xilinx已发布的《Vivado使用误区与进阶》系列:用TCL定制Vivado设计实现流程。
    的头像 发表于 05-05 09:44 725次阅读
    用TCL定制<b class='flag-5'>Vivado</b>设计实现流程

    Vivado使用进阶:读懂用好Timing Report

    对 FPGA 设计的实现过程必须以满足 XDC 中的约束为目标进行。那我们如何验证实现后的设计有没有满足时序要求?又如何在开始布局布线前判断某些约束有没有成功设置?或是验证约束的优先级?这些都要用到 Vivado 中的静态时序分析工具。
    的头像 发表于 05-04 11:20 2728次阅读
    <b class='flag-5'>Vivado</b>使用进阶:读懂用好Timing Report