0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

FPGA都经历哪三个大时代?

我快闭嘴 来源:贤集网 作者:贤集网 2020-10-09 14:57 次阅读

半导体市场上,现场可编程门阵列一直是另一类动物。尽管FPGA只是从可以模拟其他硬件并因此运行软件的一系列逻辑门演变而来,但FPGA遵循了自己的发展路径,同时利用了为通用CPU和定制ASIC开发的其他技术。

我们将在1月22日在圣何塞玻璃屋的The Next FPGA Platform活动中与Achronix产品计划和业务开发副总裁Manoj Roge聊天时,这将是对话的主题之一。(您可以注册在这个环节的事件,我们希望看到你在那里。)Achronix公司,成立于2004年,是一个相对较新的FPGA市场正在开始获得针对其更大的竞争对手一定的牵引力。

对于主要的FPGA制造商的产品和策略,Roge并不陌生。从1990年代中期到2000年代中期,Roge曾担任赛普拉斯半导体公司的产品线经理,负责许多不同的产品线和不同的管理角色。2005年,Roge担任Altera产品计划高级经理,将公司的65纳米和40纳米产品推向市场。(这是在Achronix成立之后。)五年后,Roge成为Xilinx的产品规划总监,推动了该公司的路线图和生态系统;四年后,他担任了数据中心通信产品线的规划和营销工作总监。 2017年夏天,Roge接任了Achronix的当前工作,为另一家FPGA制造商制定了战略和路线图。

这种经历给他带来了独特的见解,Roge告诉The Next Platform: “有这么多激动之所以有几个原因。” “首要原因是数据中心中的所有关键工作负载都在快速变化,而诸如机器学习之类的新工作负载已经成熟。每个人都在寻找降低功耗和提高成本效率的数量级。您只是无法通过部署越来越多的CPU来扩展数据中心,并且,我认为,目前行业中普遍同意您需要使用异构加速器。FPGA是一种选择,部署FPGA以便将来验证数据中心有很多好处。”

这种可延展性–我们已经听到很多人将FPGA称为“动态ASIC”,而我们称其为“动态虚拟ASIC”,因为它们通常代表带有可编程虚拟指令集的虚拟CPU。当然是FPGA的关键特性之一。每当您的工作负载快速变化(但不是很快)并且需要低延迟和并行计算时,就必须考虑使用FPGA。

Roge看待它的方式,已经经历了三个FPGA时代,而我们仍处于第三个时代,直到几年前才问世。

Roge解释说:“ FPGA 1.0阶段涉及胶合逻辑,从1980年代一直持续到1990年代中期。” “这个时代包括低端CPLD和PLD设备,客户将其用于某种胶合逻辑,某种可编程的I / O,并大致代表了一个10亿至20亿美元的可寻址市场。从1990年代中期到2017年左右是FPGA 2.0时代,我们称之为连通性浪潮,当时使用FPGA来实现用于网络或存储器的接口以太网DDR存储器种类繁多,随着FPGA密度和性能的提高,它们被用于某些复杂的功能,而不仅仅是胶粘逻辑。这将TAM扩大到大约50亿美元。”

根据您的估算方式,主要的FPGA供应商– Xilinx,Altera / IntelLattice Semiconductor和Achronix –的销售额约为65亿美元,他们当然会追求更大的TAM。到底是多少争论的话题,这是我们举办一场以FPGA为中心的活动的原因之一。

“从2017年左右开始,我们进入了FPGA 3.0时代,这全都涉及数据加速。现在,FPGA不仅用于某种胶合逻辑或原型设计,而且正独立地成为计算引擎,它们也被大量部署在Microsoft Azure和Amazon Web Services的数据中心内部。” Roge说,FPGA的TAM保守地估计在100亿美元左右,可能是其两倍或三倍。

现在的问题是如何将TAM变成现实。这需要硬件和软件工程。

“无论您是构建HPC集群之类的系统还是用于超大规模数据中心的分析,所有这些都归结为以下三个要素:高效的计算,内存层次结构和带宽以及有效的数据传输。我们已经仔细研究了如何优化这些内容。我们正在使用台积电的7纳米工艺,因此我们将从中受益,并与Xilinx保持公平竞争。英特尔目前的Agilex FPGA大约为10纳米,大致相同。但是我们的差异在于体系结构和我们选择的一些功能。我们决定专注于一些工作负载,并且我们想尽最大的努力来提供每瓦每美元的性能。我们确实仔细考虑了其中的一些方面,使架构师更容易与Xilinx或Intel接洽。我们不关心直接的功能比较-逻辑元素,DSP模块,存储模块等。Teraops是一个营销编号,它的确没有任何意义。重要的是如何加速整个应用程序。而且,由于您拥有合适的内存带宽和高效的机器学习计算能力,例如,我们可以为图像识别提供良好的端到端应用程序性能。”

我们可以说,内存带宽,I / O带宽和teraops(或teraflops)是任何设备的赌注,而您对它们的处理方式(在硬件和软件的独特组合中)才是最重要的。换句话说,我们认为FPGA将在数据中心找到一个持久但不断变化的家。
责任编辑:tzh

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1602

    文章

    21317

    浏览量

    593152
  • cpu
    cpu
    +关注

    关注

    68

    文章

    10438

    浏览量

    206531
  • 机器学习
    +关注

    关注

    66

    文章

    8121

    浏览量

    130550
收藏 人收藏

    评论

    相关推荐

    TIM_PWM+DMA输出三个不同占空比的单脉冲,为什么第三个数据总是第一输出?

    使用TIM_PWM + DMA,DMA传输长度为3,即顺序输出3不同占空比的单脉冲(10%,20%,50%),三个脉冲输出完成后进入DMA传输完成中断,关闭定时器。通过抓图形发现,实际输出是50%,10%,20%,请问这是为什么?
    发表于 04-03 07:23

    谈谈大家学习FPGA经历

    谈谈大家学习FPGA,一路以来的经历感受,有啥心得体会都可以畅聊分享
    发表于 03-31 12:55

    市面上FPGA入门用块板子好啊?

    市面上FPGA入门用块板子好啊?用的什么开发软件和编程语言的??
    发表于 03-30 11:24

    半导体发展的四时代

    芯片。技术开始变得民主化、大众化,世界从此变得不一样了。 半导体的第三个时代——代工 从本质上来看,第三个时代是第二
    发表于 03-27 16:17

    半导体发展的四时代

    芯片。技术开始变得民主化、大众化,世界从此变得不一样了。 半导体的第三个时代——代工 从本质上来看,第三个时代是第二
    发表于 03-13 16:52

    ARM、DSP、FPGA者有什么区别?

    ARM、DSP、FPGA种是最常用的工业控制芯片甚至是物联网应用芯片,那么这种芯片在原理上有什么异同?款芯片的功能最强?在功能上有哪些不同,主要是指引脚的功能和支持的扩展能力?
    发表于 02-25 20:19

    光学系统无热化技术的三个大

    热化技术是指采用某种手段,对光学系统的温度效应进行补偿,保持像面不发生位移或者产生的位移很小。目前所采用的光学系统的无热化技术可分为三个大类。机械被动式无热化技术
    的头像 发表于 02-21 12:36 332次阅读

    三个TLE9877用ssc相连影响烧录怎么解决?

    三个ssc相连的TLE9877板子相连的时候,其中一块板子烧录了程序,第二块刷新了程序,第块烧录刷新都不行,重新烧录第一块板子也会报上述错误jlink无法识别芯片。
    发表于 02-06 07:52

    请问ADXL345三个轴采样频率最高能达到多少?

    请问ADXL345三个轴采样频率最高能达到多少???说明书的数据输出速率是单个轴的输出速率还是三个轴总共的输出速率???谢谢
    发表于 01-01 07:08

    ADE7880能采集很多次的谐波,但校准的寄存器只有XYZ三个是为什么?

    您好: ADE7880能采集很多次的谐波,但校准的寄存器只有XYZ三个,那么我校准是怎么保证对所有次的谐波完成了校准了呢? 谢谢指导!
    发表于 12-27 07:48

    三个高速放大器中的一出现震荡是什么原因?

    三个高速放大器中的一出现震荡,请问这是什么原因?
    发表于 11-27 07:54

    51单片机如何用三个开关控制三个直流电机?

    51单片机用三个开关控制三个直流电机要做到现先启动先停止
    发表于 10-26 06:09

    76E003的仿真烧录需要占用三个IO,这三个IO除了仿真怎么设置成普通IO使用?

    N76E003的仿真烧录需要占用三个IO,想问一下大家,这三个IO除了仿真,怎么设置成普通IO使用,看资料P20是只能设置成输入口,那么另外两口怎么用起来呢?
    发表于 06-25 08:36

    如何在MPC5748G中同时开发三个内核?

    我有一个大型项目,我想同时调用三个内核(Z4_0、Z4_1 和 Z2)在 MPC5748G 中进行计算。 如何同时开发三个核心,实现三个核心的并行计算?核心到核心的通信应该如何实施?
    发表于 05-18 07:43

    请问为什么做功放都是要两个大三极管以上呢?

    请问为什么做功放都是要两个大三极管以上呢?一个大三极管加一些外围元件可以做吗?
    发表于 04-28 15:38